Устройство для управления скоростью движения позиционирующего механизма

 

Изобретение относится к устройствам формирования сигналов для управления скоростью движения позиционирующего механизма. Цель изобретения - повышение точности позиционирования. Для достижения цели в устройство, содержащее блок 1 счета разности, задатчик 2 скорости и цифроаналоговый преобразователь 3, введены блок 4 коррекции и аналоговый сумматор 5. Выполнение блока 1 счета разности и задатчика 2 скорости на элементах дискретной техники обеспечивает формирование управляющего напряжения ступенчатой формы и корректирующего кода, под действием которого в блоке 4 коррекции формируется линейно-нарастающее или линейно-падающее напряжение, которое складываясь в аналоговом сумматоре 5 с управляющим напряжением, позволяет оптимизировать управляющий сигнал. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) е - р (51) 4 С ll В 21 08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕПБСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4315696/24-10 (22) !3 ° 10.87 (46) 15,10.89, Бюл, ¹ 38 (72) A. С, Бычков, 11, П. Макарычев и В,С. Меркурьев (53) 681,846 ° 7 (088 ° 8) (56) Патент СШЛ № 3699555, кл. 34017416, опублик. 1972.

Авторское свидетельство СССР

¹ )278965, кл, G 11 В 21/08, 1985. (54) УСТРОЙСТВО ДПЯ УПРЛВЛЕНИЯ СКОРОСТЬЮ ЦВИЖЕ)1ИЯ ПОЗИЦИОНИРУ)01ЦЕГО

МЕХАНИ"МЛ (57) Изобретение относится к устройствам формирования сигналов для управления скоростью движения позиционирующего Mfханизма. Цель изобретения — повышение точности по зиционирования. Для достижения цели в устройствоо, содержащее блок 1 сч етчик а разности, задатчик 2 скорости и цифроаналоговый преобразователь 3, введены в блок 4 коррекции и аналоговый сумматор 5, Выполнение блока 1 счета разности и задатчика 2 скорости на элементах дискретной техники обеспечивает формирование управляющего напряжения ступенчатой ф ргt,t и корректирующего кода, под дс иствием которого в блоке 4 коррскгп и формиру— ется линейно-нарастающее или линеинопадающее напряжение, котс рое складываясь в аналоговом суммагоре 5 с управляющим напряжением, по-зволяt.7 оптимизировать управляющии сигнал.

4 ил °

151

Изобретение относится к технике накопления информации, а именно к устройствам формирования сигнала управления скоростью позиционирования.

Цель изобретения — повышение точности позиционирования за счет оптимизации формы сигнала управления скоростью перемещения позиционера.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг ° 2 — функциональная схема блока счета разности, на фиг, 3 — функциональная схема задатчика скорости перемещения; на фиг. 4 — функциональная схема блока коррекции напряжения.

Устройство содержит блок I счета разности, задатчик 2 скорости перемещения, цифроаналоговый преобразователь 3, блок 4 коррекции управляющего напряжения и аналоговый сумматор 5.

Блок 1 счета разности выполнен в виде сумматора 6, триггера 7, элемента ИЛИ 8, коммутатора 9, элементов

И 10 и 11, формирователя 12, счетчика 13, элемента И 14, элемента ИЛИ

15, формирователя 16, дешифратора 17, счетчика 18, формирователя 19, коммутатора 0 и дешифратора 21, Задатчик 2 скорости перемещения выполнен в виде постоянного запоминающего устройства (ПЗУ) 22, регистров 23 и 24, элемента 25 сравнения, элемента 26 задержки, коммутатора 27 и сумматора 28 .

Блок 4 коррекции управляющего напряжения содержит элементы И 29 и

30, дифференциальный усилитель 31 и интегратор 32.

Устройство работает следующим образом, Устройство управления накопителем подает на шину а код ЬS, соответствующий разности адресов текущей и требуемой дорожки, (зоны) и на шину

"б" импульсный сигнал "Занесение а Б", под действием которого триггер 7 сбрасывается в ноль и информация с шины "а" через коммутатор 9 заносится в счетчик 13 сигналом с выхода элемента ИЛИ 15, а счетчик 18 устанавливаетсн в единицу.

Если по сигналу "Занесение h, S" в счетчик 13 заносится код Ь S >

>0,568 „, на выходе дешифратора

l 7 формируе то н единичный сигнал, который переводит григореp 7 в единич5 I 98 4

55 ное состояние. При этом на вх >ц счетчика 13 через коммутатор 9 с вьгкода сумматора 6 поступает код Б „ -dS который заносится в счетчик 13 под действием сигнала, поступающего на его вход занесения через элемент

HJIH 15 с выхода формирователя 12 запускаемого по переднему фронту выходного сигнала триггера 7. Таким образом, в начальный момент позиционирования в счетчик 18 заносится код S =1, а в счетчик 13 — код S --ÜS, если Л S60,58„ „,, Если 5 S>0l5S акс е то в счетчик 13 заносится код S =

=S „-hS и при этом изменяется направление счета счетчика 13 необходимость этого, обусловлена тем, что

ПЗУ 22 содержит данные не на полный профиль формируемого сигнала скорости, а лишь на 1/2 часть его.

При пересечении головкой записи/ воспроизведения очередной информационной дорожки (зоны) на вход в блока 1 счета разности поступают счетные сигналы "Г18-), которые увеличивают на единицу содержимое счетчика 18 и в зависимости от состояния триггера 7 увеличивают или уменьшают содержимое счетчика 13.

Счетные импульсы подаются на входы счетчика через элемент И 10 или элемент И 11 соответственно. Если содержимое счетчика 13 станет равным

0,5S+aic то на выходе дешифратора

21 появится единичный уровень, который через элемент И 14 блокирует дальнейшее прохождение счетных импульсов на вход счетчика 18 с целью исключения превышения максимального адреса ПЗУ 22.

Таким образом, при работе устройства счетчик 13 формирует коды, соответствующие текущей разности адресов между настоящим и требуемым положением головки записи/воспроизведения, Счетчик 18 выдает коды S

P 1/2Бмакс

Сигналы "Занесение аК" и "gS-1" через элемент ИЛИ 8 запускают формирователь 16, на выходе которого формируется импульс, в течении которого через коммутатор 20 на выход

l l 11 г блока I счета разности поступает информация с выхода счетчика 13, Задним фронтом сигнала формирователя 16 запускаетсн формирователь

19, на выходе которого формируется импульс в течении которого на выход

1515198

1О

55 г поступает информация с выхода счетчика 18 °

Таким образом, при занесении информации в счетчики 13 и 18, а в дальнейшем с приходом каждого сигнала "ЬЯ-1" с информационного выхода блока 1 счета разности, на адресные входы ПЗУ 22 последовательно поступает информация со счетчиков 13 и 18, которая сигналами формирователей 16 и 19 заносится соответственно в регистры 23 и 24. Элементом 25 сравнения сравнивается содержимое регистров 23 и 24. Если содержимое регистра 23 меньше содержимого регистра 24, то сумматор 28 суммирует приращения кода, поступающего с выхода регистра 24, в противном случае сумматор 28 вычитает значение кода, поступающего с регистра 23, Полный код скорости формируется на выходе сумматора 28 по сигналам занесения, поступающим с выхода элемента 26 задержки путем суммирования приращений управляющего кода, соответствующим кодам S в фазе разгона позициони1 рующего механизма или вычитания приращений, соответствующим кодам Б в фазе торможения.

Код поступает по шине "ж" на вход цифроаналогового преобразователя 3, на выходе которого формируется управляющее напряжение, определяющее скорость перемещения позиционирующего механизма, Управляющее напряжение в виде ступенчатой функции подается на один иэ входов аналогового сумматора

5, на другой вход которого подается напряжение с выхода блока 4 коррекции. В зависимости от входных сигналов, на выходе блока 4 коррекции формируется линейно-нарастающее и линейно-убывающее или нулевое напряжение, которое складывается со ступенчатым напряжением цифроаналогового преобразователя 3 в аналоговом сумматоре 5, В результате, на выходе последнего формируется линейно-нарастающее напряжение на этапе разгона позиционирующего механизма, линейно-убывающее — на этапе торможения и постоянное напряжение — на установившемся участке, Формула изобретения

Устройство для управления скоростьн. движения позиционирующего механизма, содержащее последовательно соединенные блок счетчика разности, выполненный с первым счетчиком и с первым формирователем импульсов, задатчик скорости, выполненный с постоянным запоминающим устройством и первым буферным регистром, и цифроаналоговый преобразователь, о т л и ч а ю щ е е с я тем, что, с целью повышения точности позиционирования за счет оптимизации формы сигнала управления скоростью перемещения позиционера, оно снабжено аналоговым сумматордм и блоком коррекции управляющего напряжения, выполненным с дифференциальным усилителем, интегратором, подключенным к выходу дифференциального усилителя, и с двумя элементами

И, первые входы которых объединены и подключены к первой входной шине блока> вторые входы элементов И соединены, соответственно с второй и третьей входными шинами блока, третий вход первого элемента И соединен с выходом второго элемента И, третий вход второго элемента И соединен с выходом первого элемента И, выход каждого элемента И подключен к одному из входов дифференциального усилителя, вход задания начальных условий интегратора и его выход соединены соответственно с четвертой входной шиной блока и с выходной шиной блока, в блок счетчика разности введены второй счетчик, второй и третий формирователи импульсов, два коммутатора, два дешифратора, сумматор, триггер, три элемента И и два элемента ИЛИ, первый информационный вход первого коммутатора соединен с внешней шиной разности адресов, вход сброса триггера в "0", вход установки в "1" второго счетчика и первые входы элементов ИЛИ объединены и соединены с внешней шиной занесения разности адресов, первые ..хоцы элементов И и второй вход первого элемента ИПИ соединены с внешней шиной убывания разности адресов, выход первого счетчика соединен с входом первого дешифра.тора, первым информационным входом второго коммутатора и первым входом сумматора, второй вход которого соединен с шиной максимального адреса, а выход — с вторым информационным входом первого коммутатор», выход которого соединен с инфор мционным

15!5198 фиГ. 2 входом первого счетчика, выход второго счетчика соединен с входом второго дешифратора и вторым информационным входом второго коммутатора, выход которого соединен с информационным выходом блока, выход первого дешифратора соединен со счетным входом триггера, выход второго дешифратора с вторым входом третьего элемента И, выход которого соединен с входом сложения второго счетчика, выход триггера соединен с унравляющим входом первого коммутатора, вторыми входами первого и второго элементов К и входом третьего формирователя, выход которого соединен с вторым входом второго элемента ИЛИ, выходы первого и второго элементов И и выход второго элемента HJIH соединены соответственно с входами сложения, вычитания и занесения первого счетчика, выход первого элемента ИЛИ соединен с входом первого формирователя, выход которого соединен с первым управляющим вхоцом второго коммутатора и входом второго формирователя, выход которо го соединен с вторым управляющим входом втсрог > коммутатора, выходы первого и второго формирователей соединены соответственно с первым и вторым управляющими выходами блока, в задатчик скорости введены второй буферный регистр, элемент сравнения кодов, коммутатор, элемент задержки и сумматор, информационные входы буферных регистров соединены с выходом постоянногo запоминающего устройства, вход занесения первого регистра соединен с первым управляющим входом эадатчика скорости, вход занесения

5 второго регистра соединен с входом элемента задержки и с в торым управляющим входом задатчика скорости, выход элемента задержки соединен с входом занесения сумматора и с первым управляющим выходом задатчика скорости, выходы первого и второго регистров соединены с информационными входами коммутатора и элемента срав15 нения кодов, выход коммутатора соединен с входом сумматора, выход которого соединен с информационным выходом задатчика скорости, управляющий вход коммутатора соединен с nepgp ebw выходом элемента сравнения кодов, первый, второй и третий выходы которого соединены соответственно с вторым, третьим и четвертым управляющими выходами задатчика скорости, при, 2S этом первый и второй управляющие входы задатчика скорости соединены соот— ветственно с первым и вторым управляющими выходами блока счетчика разности, первый, второй, третий и четЗО вертый входы блока коррекции управляющего напряжения соединены соответственно с первым, вторым, третьим и четвертым управляющими выходами задатчика скорости, выход — с первым входсм аналогового сумматора, второй вход которого соединен с выходом цифроаналогового преобразователя.

1515198

Составитель Г. Загубный

Редактор 10. Середа Техред Л.Олийнык Корректор Э. Лончакова

Заказ 6280/48 Тираж 558 Подп ис но е

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. ужгород, ул. Гагарина, 101