Устройство для воспроизведения функций двух переменных

 

Изобретение относится к аналоговой и аналого-цифровой вычислительной технике. Цель изобретения - повышение быстродействия. Устройство содержит два аналого-цифровых преобразователя, блок формирования адресов, блоки памяти коэффициентов, дешифраторы, фиксатор перехода границы, селектор рабочей области, мультиплексоры, блоки регистров, умножающие цифроаналоговые преобразователи, блок умножения и выходной сумматор. Принцип действия устройства основан на интерполяции воспроизводимых функций полиномиальными сплайнами первой степени двух аргументов при равномерном разбиении на подобласти интерполяции. Повышение быстродействия достигается за счет прогнозирования изменения аргументов и предварительной подготовки блоков интерполяционной схемы, реализующих области интерполяции, соседние с рабочей областью. 3 ил., 6 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 0 06 С 7/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А8ТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 4276297/24-24 (22) 06.07.87 (46) 23.10,89. Бюл. Ф 39 (71) Московский авиационный институт им. Серго Орджоникидзе (72)О.Н. Сахаров и M.È. Чебатко (53) 681.335 (088.8) (56) Авторское свидетельство СССР

У 1265805, кл, G 06 G 7/26, 1984, Патент СП1А У 4000401, кл. 235-150.53, 1976. (54) УСТРОЙСТВО ДПЯ ВОСПРОИЗВЕДЕНИЯ

ФУНКЦИЙ ДВУХ ПЕРЕМЕННЫХ (57) Изобретение относится к аналоговой и аналого-цифровой вычислительной технике. Цель изобретения— повьппение быстродействия. Устройство содержит два аналого-цифровых преобразователя, блок формирования адИзобретение относится к аналоговой и аналого-цифровой (гибридной) вычислительной технике и может быть применено при моделировании систем автоматического управления.

Целью изобретения является повышение быстродействия.

На фиг. 1 представлена структурная схема устройства для воспроизведения функций двух переменных; на фиг. 2 — области интерполяции функции двух переменных; на фиг. 3 пример реализации структурной схемы блока формирования адресов.

Устройство для воспроизведения функций двух переменных (фиг.1) содержит два аналого-цифровых преобра„„Я0„„1517046 д ) 2 ресов, блоки памяти коэффициентов, дешИфраторы, фиксатор перехода гранины, селектор рабочей области, мультиплексоры, блоки регистров,умножающие цифроаналоговые преобразователи, блок умножения и выходной сумматор. Принцип действия устройства основан на интерполяции воспроизводимых функций полиноминальными сплайнами первой степени двух аргументов при равномерном разбиении на подобласти интерполяции.

Повышение быстродействия достигается за счет прогнозирования изменения аргументов и предварительной подготовки блоков интерполяционной схемы, реализующих о6ласти интерполяции, соседние с рабочей областью.

3 ил, 6 табл. зователя (АЦП) 1 и 2, блок 3 формирования адресов (БФА), блоки 4-7 памяти (БП), коэффициентов, дешифраторы (ЦИ) 8-10, фиксатор 11 перехода границы (ФПГ), селектор 12 рабочей области (CPO), мультиплексоры 13-16, блоки регистров 17-20, умножающие цифроаналоговые преобразователи (УЦАП) 21-24, блок 25 умножения (БУ), выходной сумматор

26, информационные входы 27 и 28, аргументов и выход 29 устройства.

Устройство работает следующим об-. разом.

Область воспроизведения заданной функции двух переменных f (Х, Y) предварительно разбивается на равные

151?04б

1, при Y-У,„, . О, О, ри Y Y,„(0

1, при Х-Х„„ . О, 5 (Х-Х .) О, прн X-X,. с О интервалы по обеим переменным. Принято, что i — номер интервала разбиения по переменной Х, j " номер интервала по переменной У, Интерполяция функции в каждой

ij-й области выполняется по формуле (XY) - а, +Ь;;Х+с!.У+ где а,;, b;1, с;>

d. — постоянные коэффи1! циенты в i j -й области. 15

Будем считать "рабочей" ij-v область функции, соответствующую текущим значениям переменных Х и Y в процессе воспроизведения функции.

Для функции двух переменных со- 2р седними с рабочей областью являются восемь областей интерполяции (фиг ° 2 ).

В зависимости от значений переменных Х и У по отношению к центру рабочей области интерполяции (Х m,,V ) 25 заранее подготавливаются блоки устройства, содержащие коэффициенты а, b,с,d. для трех соседних с рабочей областей интерполяции (табл,l).

Коэффициенты а,b,ñ,d для всех об- «0 ластей интерполяции рассчитываются заранее и вводятся в блоки 4-7 памяти, причем коэффициенты для областей интерполяции, у которых i u j - нечетные величины (НН), записываются в блок памяти 4, НЧ вЂ” в блок памяти 5, ЧН вЂ” в блок памяти 6, ЧЧ вЂ” в блок памяти 7..Каждый из четырех регистров блоков регистров 17-20 предназначен для считывания коэффициентов из соот- 40 ветствующих блоков памяти 4-7.

Регистры блока регистров 17 содер-жат коэффициенты а для рабочей и трех соседних областей интерполяции, регистры блока регистров 18 — коэффициенты Ь, регистры блока регистров

19 — коэффициенты с и регистры блока регистров 20 — коэффициенты d.

Входные аналоговые сигналы Х и У преобразуются АЦП 1 и 2 в двоичные коды, "k" старших разрядов которых используются для образования адресных сигналов, по которым из блоков памяти считываются значения коэффициентов а,Ь,с,d для рабочей обла55 сти интерполяции. Старшие из младших (n-k) разрядов АЦП 1 и 2, характеризующие величины переменных

Х и Y по отношению к величинам Х,„, и У,„, поступают на входы дешиф Т\ ратора 8, с выхода которого снимается четырехразрядный код, поступающий на вход блока 3 в соответстствии с табл, 2, где

Блок 3 формирует в соответствии табл. 1 три адресных сигнала для соседних с рабочей областей интерполяции в зависимости от входного сигнала, поступающего с дешифратора Я„ Пример реализации структурной схемы блока 3 формирования «цресов представлен на фиг,. 3, Схема содержи г два регистра 30 и 31 для хранения

"k" старших разрядов АЦП 1 и АЦП 2, четыре реверсивных счетчика 32-35 (v коммутатор, состоящий из четырех мультиплексоров Зб-39.

С реверсивных счетчиков 32-35 в соответствии с табл,1 считываются адресные сигналы для соседних с рабочей областями по переменным Х и Y.

На счетные входы счетчиков 32-35 подаются счгналы с выхода дешифратора (на схеме К 1 — К 4 обозначены номера разрядов). На вход коммутатора поступают четыре многоразр ядных сигнала, соответствующие адресам рабочей и трех соседних с ней областей интерполяции.

Часть разрядов этих адресов содер мт номер интервала интерполяции по переменной Х, а вторая часть номер интервала интерполяции — по Y.

Коммутатор коммутирует поступающие на et u xo eo n 3BBHcHMocTH от управляющих сигналов с выходов младших из k старших разрядов АЦП 1 и

АЦП 2, которые определяют четность или нечетность номеров интервалов интерполяции. В табл, 3 приведены номера входных адресов А 1 — A 4, коммутируемых на выходах блока 3, а зависимости от управляющих сигналов с AIIJI 1 и AIIII 2 (A 1 — адрес рабочей области, A 2 — А 4 — адреса соседних с рабочей областей из табл.1) Младшие разряды из "k" старших разрядов выходных кодов АЦП 1 и

АЦП 2 поступают íà IIIII 9, который оп15170

40 ределлет -<е <нос.ть номеров рабочих интервалон интерпа.-«лпии в соответствии с табл, 4, <

Младшие (n-k) pa зрядан AIITI 1 и

АЦП 2 поступают на фиксатс р 11 пе5 рехода г раниць<, K

Вьгкопные с.rtrttav»t финcaTnpa 11 гс— ступают на вход П!!! 10, которь<й ottределяет, на какую из соседних с рабочей областью произошел rtepex<..д н соответствии с табл, 5, где

1 п«и Х = Х

Q" (Х-Х

0, «(ри Х

«

1 при 1 =У;, J

t „ t>-v, ), 0, при с 4 < ;

Селектор 2 рабочей n

ЗавИСИМОСтп OT таГn> Н КаКУл ИЗ Со сосдни-. областей произошел перех д, и четности рабочих интервалон интер,:Опяf!HИ

Два четь:рехра зрлдt

-<еты!«ехвхадоные схемы ИПИ, С выходя селс t<.t npa 1 2 снимае T< B четырехразрлцный t

В соответствии с управляющими сигнала«и с выхода сeaet

24 через ь«ультиплс«ксары 13-16 подключаютсл !HOI opa! рлдн»<е коды соотнетстнуь.щие значениям коэффициентов а;, h., с,, с1; . Выражение (1) ре".лизуется с помощью четырех УЦАП

21-24, аналоговoro бпока 25 умножения и выходного сумматора 26, Таким образом, в предлагаемом устройстве повышение быстродействия достигается 3а счет прелнарительной подготовки блоков интерполлционной

46 6 схемы, реализующих области интерпа— ля<и<и, соседние с рабочей с«бласт< н „

Формула изобретения

Устройство для воспроизведения функций двух переменных, содер-,«;али<. лва аналого-цифровых преобразователя, нхады которых являются соответстненНо пер . ым и вторым информационнь ьги входами устройства, выходы группы старших разрядов каждого иэ п-раз— рлдных выходов аналого-цифровых преобразователей соединены соотнетстBeíín с первой и второй группами входов блока формиронания адресов, вьыоць< которого соединены с ад—

p;:ot!»tìtt входами с первого по четвертый блоков памяти коэффициентов, в»<ходы каждого из которых подключен . к Bходам < оотнетстну!лщих регистров каждого из четырех блоков регистров, первый и второй информа,ионные входы уcTpoAcTBQ rropêëí÷åны к входам блока умножения, выход каTcp

r PaHÈrIÛ И тРИ ДЕШИфРатОРа, ПРИЧЕМ входы первого дешифратора соединены с выходами фиксатора перехода гранины, первая и вторая группы входон которого подключены к выходам групп из (и-!с) младших разрядов первого и второго аналого-цифровых преобразователей соответственно, первый и второй входы второго дешифратора соединены с младшими разрядами групп» k старших разрядов первого и второгс аналого-цифровых преобразователей соответственно, первый и второй входы третьего дешифратора соединены со старшими разрядами группы из (и-1с) младших разрядов первого и

1517046 второго аналого-цифровых преобразователей соответственно, выходы третьего дешифратора соединены с третьей группой входов блока формирования адресов, выходы первого и второго дешифраторов подключены к входам селектора рабочей области, выходы которого соединены с управляющими

Таблица 1

Значения переменных

Х и У

АЗ

А4

А2

Х>, Х

"З 1 (i+1, 1) (1+1 1+1) (i, j+1) (i-1+j ) (i-1, j+1) (i+1, l )) (1, 1-1) (i+1, j-1) (i-1,1) IV

Таблица 2

Г

Выход ДБ18 Примечание

Q (Y-У,„1) 5 (Х-Х

1п<

III

ТТ

0001

1000

Таблица Э

Выходы БФА

) 1 / 2 1 3

АЦП1 АЦП 2

А4

А2

АЭ

А2

А4

Al

АЭ

А3

Al

А4

А2

А1

А3

А2

А4

Таблица 4

k-й разряд АЦП 2

k-й ра э ряд АЦП 1

Выход ДП1 Ч

Примечание

0001

001 0

1 000

1

0

0 1

Хс Х,„, УФ Yò

Х )r Xm,. усу„ с т ст входами с первого по четвертый мультиплексоров, каждый иэ которых подклк чен информационными входами к

5 выходам с оответствующего блока регистров, а выходом — к цифровому входу соответствующего умножающего цифроаналогового преобразователя.

Номера соседних областей интерполяции (1 j 1) (i l ij 1) 10

Таблица

1517046

@-y, ) B„ .

Примечание

6" (Y=Y 1

J область (PAR) влево (вправо) 0001

0010

0100

1000

Таблица 6

Четность рабочих интервалов интерполяции

НН НЧ (2 (х-х.) 6«(Х-Х ) J

ЧН ЧЧ

X ñ X ñ 0 5

- НН

- НЧ

0

Рабочая

Переход

V „)

Переход (с„)

Переход вверх (вниз) по диагонали (С «„) 3

4

Составитель С. Казинов

Техред Л.Олийнык

Редактор В. Бугренкова

Корректор В. Гирняк

Заказ 6392/52

Тираж 668

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при.ГКНТ СССР

113035, Москва, Ж-3, Рауиская наб., д. 4/5

Производственно-издательский комбинат "Патент" г, Ужгород ул Г жгороц, ул. агарина, !01