Устройство поэлементной синхронизации

 

Изобретение относится к радиосвязи. Цель изобретения - повышение помехоустойчивости путем обеспечения безобрывности связи при расстройке частот задающих г-ров передатчика и приемника и снижения погрешности синхронизации. Устройство содержит Д-триггеры 1 и 13, селектор 2 фронтов, счетчик 3, делители 4 и 46 частоты, эл-ты И-НЕ 5 и 10, эл-ты И 6,7 и 9, эл-т ИЛИ 8, эл-т ИЛИ-НЕ 11, R - триггер 12, управляемый счетчик 14, блок выбора 18 режима работы, блок 22 дискретной фазовой автоподстройки, блок коррекции 37 и задающий г-р 45. Цель достигается за счет коррекции положения синхроимпульса во время перерывов связи в соответствии с измеренными в течение сеанса связи скоростью и направлением вызванного расстройкой перемещения действительных границ элементарных посылок. Погрешность коррекции не превышает Τ<SB POS="POST">0</SB>/8 (Τ<SB POS="POST">0</SB> - длительность принимаемых элементарных посылок). Поэтому после окончания перерыва связи фаза синхроимпульсов с достаточно высокой точностью соответствует действительной фазе принимаемых посылок, и сбоев поэлементной и цикловой синхронизации не происходит. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕС»1У6ЛИН (19) (11) (51) 4 Н 04 L 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ, 3

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗО6РЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКН! СССР (21) 4308618/24-09 (22) 21.09 ° 87 (46) 23,10 ° 89, Бюл, № 39 (71) Омский политехнический институт и Конструкторское бюро Радиозавода им. А,С,Попова (72) Е,С.Побережскы», M,В,Зарубинский, С.А,Долин, В,П, Рымшин, В,И,Макаров, Б,Е,Сергеев и В,И.Кроу (53) 621.394,662(088,8) (56) Авторское свидетельство СССР № 131930!э кле Н 04 L 7/02э 1987 °

2 (54) УСТРОЙСТВО ПОЭПЕМЕНТНОЙ СИНХРОННЗАЦИ11 (57) Изобретение относится к радиосвязи, Цель изобретения — повышение помехоустойчивости путем обеспечения безобрывности связи при расстройке частот задающих г-ров передатчика и приел»ника и снюхен»»я погрешност»» синхронизации, Устр-во содерк»»т D-триггеры 1 и 13, селектор 2 <Ьронтов, счетчик 3, делители 4 и 46 частоты, 1517142 эл-ты И-НЕ 5 и 10 эл-ты И 6, 7 и 9, эл-т ИЛИ 8, эл-т ИЛИ-НЕ 11,8.— триггер

12, управляеяФ счетчик 14, блок выбора 18 режима работы, блок 22 дискретной фазовой автоподстройки, блок коррекции 37 и задающий г-р 45. Цель достигается за счет коррекции положения синхроимпульса во время перерывов связи в соответствии с измеренными, 10 в течение сеанса связи скоростью и направлением вызванного расстройкой

Изобретение относится к технике электро- и радиосвязи и может быть использовано в системах передачи и приема цифровой информации в каналах с замираниями или длительными коммутационными помехами, Цель изобретения — повьпнение поме- 25 хоустойчивости путем обеспечения безобрывности прн расстройке частот задающих генераторов передатчика и приемника и снижения погрешности синхронизации.

На фиг, 1 приведена функциональная схема устройства поэлементной синхронизации; на фиг. 2 — диаграмма состояний элементов устройства.

Устройство поэлементной синхронизации содержит первый 0-триггер 1, селектор 2 фронтов, счетчик 3, первый делитель 4 частоты,.первый элемент

И-HF. 5, первый 6 и второй 7 элементы

И, элемент ИЛИ 8, третий элемент И 9, второй элемент И-НЕ 10, элемент ИЛИНЕ 11, R-триггер 12, второй D-триггер 13, управляемый счетчик 14, состоящий из счетного триггера 15, коммутатора 16 и делителя 17 частоты, блок 18 выбора режима работы, состоящий из первого 19 и второго 20 счетчиков и D-триггера 21, блок 22 дискретной, фазовой автоподстройки, состоящий из первого 23 и второго 24 инверторов, первого элемента И 25, первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26, первого счетного триггера 27, первого

Втриггера 28, первого элемента И-НЕ

29 второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

30, коммутатора 31, второго 32 и третьего 33 счетных триггеров, второго элемента И-НЕ 34, второго D-триггера

35 и третьего элемента И-НЕ 36, блок перемещения действительных rpаниц элементарных посылок. Погрешность коррекции не превышает, /8 (с длительность принимаемых элементарных посылок). Поэтому после окончания перерыва связи фаза синхроимпульсов с достаточно высокой точностью соответствует действительной фазе принимаемых посылок, и сбоев поэлементной, и цикловой синхронизации не происхо- дит. 2 з,п, ф-лы, 2 ил.

37 коррекции, содержащий счетный триггер 38,. суммирующий счетчик 39, элемент ИЛИ 40, реверсивный счетчик 41, вычитающий счетчик 42, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 43 и регистр 44 памяти, задающий генератор 45 и второй делитель 46 частоты.

Устройство работает следующим образом, Принимаемые элементарные посылки длительностью, с выхода порогового устройства демодулятора поступают на информационный вход первого D-триггера 1, на тактовьп вход которого с выхода задающего генератора 45 подаются импульсы (фиг, 2а) с периодом в 32 раза меньше длительности посылки, Эти импульсы делят элементарную посылку на 32 мелких интервала квантования фазы, В первом D-триггере 1 осуществляется привязка границ посылок (фронтов) к началу ближайшего мелкого интервала квантования. (фиг, 2г). Селектор 2 по каждому фронту выходного напряжения первого Dтриггера 1 формирует импульсы (фиг,2д) длительностью, равной крупному шагу квантования фазы З, /8, Крупный шаг квантования фазы задается импульсами, поступающими с периодом,/8 на тактовый вход селектора 2 (фиг, 2в) с второго выхода второго делителя 46 частоты, Импульс на выходе селектора

2 формируется на ближайшем после поступившего фронта крупном интервале квантования (фиг, 2г,д), поэтому он оказывается задержанным на с;, /8 относительно крупного интервала квантования, соответствующего фронту. Например, если на выходе первого Dтриггера 1 фронт посылки появился на

1517142

k-м крупном интервале квантования фазы, то селектор 2 формирует импульс на (k+1) -м интервале, С выхода селектора 2 импульс пос5 тупает на вход сброса первого делителя 4 с коэффициентом деления восемь, при этом осуществляется запоминание фазы очередного фронта путем синхронного сброса первого делителя 4, на 10 выходе которого после сброса формируются инверсные импульсы длительностью

,/8 (фиг. 2е), следующие с периодом

1,, и синфазные с импульсом сброса.

Сброс является синхронным (фиг, 2е), 15 так как он производится при напичии логической "1" на выходе селектора 2 (фиг. 2д) в момент прихода на тактовый вход первого делителя 4 очередного импульса с выхода второго делите- 20 ля 46 °

Если очередной и предыдущий фронты синфазны с точностью до, /8 (т,е. они попадают в один крупный интервал квантования фазы), то импульс на выходе селектора 2 появляется одновременно с инверсным импульсом на выходе первого делителя 4 (фиг. 2д,е, фронт

1 фиг, 2г) и на выходе второго элемента И-НЕ 10 сохраняется логическая З0

"1" (фиг, 2a) При этом счетчик 3 находится в режиме счета выходных импульсов селектора 2 и записанное в нем число увеличивается на единицу после прихода каждого фронта, синфазного с предыдущими, Если очередной и предыдущий фронтЬ! попадают в разные крупные интервалы квантования фазы, то на выходе второго элемента И-НЕ 10 появляется 40

11 11

0. (фиг, 2ж, фронт 2 фиг. 2r), который сбрасывает счетчик 3. Таким образом, счетчик 3 подсчитывает число синфазных фронтов, следующих подряд, Когда это число достигает емкости 45 счетчика 3, на его выходе появляется

11 II

1, а д ал ьнейш нй счет прекращается .

Данное состояние сохраняется до : e x по р, пока н е лр оиз ойдет сброс с ч е т чик а 3, т, е ° пока н е по ст у пп т фронт, 50 . попадающий в другой крупный интервал к в антов ан ия фазы по сынки, Синхр о импул ьс в устройстве выр аб атыв ае т ся в пределах крупного ин т е р в ал а квантования фазы, которому соо твет стнует определенное кол иче ство следующих подряд синфаз н ьп фронтон, пр евышающе е з аданный порог, Н ач ал ьн ая синхронизация o cyme cT BJI. е т ся при достижении достаточно низкого преднарительного порога, а надежная синхронизация — при достижении сравнительно высокого основного порога, Фазирование синхроимпульса по предварительному порогу обеспечивает в начале сеанса связи уменьшение времени синхронизации благодаря быстрому набору предварительного порога даже при небольших отношениях сигнап/шум, Достижению преднарительного порога, который равен двум, соответствует нали11 11 чи е 1 н а выходе второго элемента

И-НЕ 1 0 в момент появления импульса на выходе селектора 2 . Данная комб инация выявляется с помощью второго элемента И 7, н а первый и второй входы которого поступают выходные сиги алы селектора 2 и второго элемента

И -HE 1 О .

Основной порог в устройстве выбир ает ся р авным, например, во сьми . Емкость счетчика 3 н а единицу меньше основного порога . Е сли семь следующих подряд фронтов посылок имеют один ако вую фазу, то н а выходе счетчика 3 появляется " l ", Пр и совпадении фазы и во с ьмо го фронта с предыдущими н а втором и третьем входах первого элемента И 6 в момент появления импульса н а выходе селектора 2 присутствуют

Il fl

1, и этот импульс проходит через и е р вый элемент И 6 (до сти гну т основной порог) . Положение импульса с то чи о ст ью до крупного ш а га кв ан то ва ния фазы совпадает с действительной фазой посылок, сдвинутой н а один крупный ш а г квантования (з а счет э аде ржки в селекторе 2 ), При поступлении каждого последующего фронта (дев ято го, д е сятого и т, д, ), имеющего такую * e фаэ у, к ак и предыдущие, импульсы н а нь ходе первого элемента И 6 по нт ор яют ся, что соответствует многократному до с тиж ен ию основного порога, Частота до с тижепи я o CHo B H n !.o порог а характеризует к ач е стн о связи . чем больше отношение сигнал/шум, т ем меньше отклон ение гр апи ц посылок от н омннал ьно го положения и чаще до стиг ае т с я основной порог, В устройстве наличие принимаемого сигнала фпк сир ует с я по числу достижений основного порога в течение заданного интервала времени, Необходимое число дости!.:.ений основного порога может быть выбрано равнЬ|м трем, а интервал времени анализа Т4 10, Подсчет количест,».

1517142

20 уровня принимаемого сигнала, определяют один из трех возможных режимов работы устройства: синхронизация по предварительному порогу в начале сеанса связи, синхронизация по основному порогу и запрет синхронизации по предварительному порогу при достаточно хорошем качестве связи и зап35 рет синхронизации как по предварительному, так и по основному порогам и коррекция фазы синхроимпульсов в течение кратковременных перерывов связи

Перед началом сеанса связи, когда на входе демодулятора имеются только шумы, фронты поступают на вход устройства поэлементной синхронизации в случайные моменты времени. При этом 45 устройство работает в первом режиме, предварительнь и порог набирается сравнительно редко, а основной порогво много раз реже предварительного т (примерно один раз за время 10 g, Трехкратное достижение основного порога в течение интервала времени Т при отсутствии сигнала является пракгпчески невозможным событием. Поэтому на втором выходе первого счетчика 19 присутствует 0, а второй счетчик 20

11 I l

55 находится в состоянии переполнения, при котором на его выходе имеется

"1", которая записывается в D-тригва импульсов основного порога, поступающих с выхода первого элемента

И 6, производится с помощью первого счетчика 19 блока 18 емкостью три, на вход сброса которого подаются импульсы с выхода второго делителя 46 частоты, имеющие период следования Т;

В исходном состоянии (после импульса сброса) на первом выходе пеРвого счетчика 19 блока 18 присутствует

"1", а на втором — "0", Если после очередного импульса сброса первого счетчика 19 входа 18 хотя бы один, раз был набран основной порог, то на первом выходе первого счетчика 19 блока 18 появляется "0", который сохраняется до следующего импульса сброса. Если основной порог был набран три и более раз ° то на втором выходе первого счетчика 19 блока 18 появляется "1". В момент прихода следующего импульса сброса первый i четчик 19 блока 18 обнуляется, и на его первом выходе устанавливается "1", 25 а на втором — 0

Состояния блока 18 зависят от

rep 21 в момент прихода очередного импульса с выхода второго делителя 46 °

На третий и четвертый входы второго элемента И 7 поступают "1", в результате разрешается синхронизация по предварительному порогу, После появления сигнала предварительный порог быстро достигается на том крупном интервале квантования фаю зы, которому соответствует действительное положение границ посылок, или на одном из соседних интервалов. При каждом достижении предварительного порога на выходе второго элемента И 7 появляется импульс, который поступает через первый элемент ИЛИ 8 на вход третьего элемента И 9, Так как набор предварительного порога даже при небольших отношениях сигпал/шум повторяется очень часто, правипьная синхронизация достигается еще до достижения основного порога, Через некоторое время набирается основной порог, с выхода первого элемента И 6 на тактовый вход первого счетчика 19 поступает импульс, и на первом выходе этого счетчика появляется напряжение логического "0", ко— торое закрывает второй элемент И 7 и запрещает синхронизацию по предварительному порогу, Однако данный запрет является кратковременным и сохраняется только до конца интервала анализа числ а достижений о сно вно ro поро ra, т. е ° до очередного импульса с выхода второго делителя 46 ° Ограничение времени запрета при однократном наборе основного порога позволяет избежать нарушения работы устройства из-эа случайных наборов основного порога в отсутствие сигнала. Если за это время основной порог не достигнут еще два раза, то синхронизация по предварительному порогу вновь разрешается после сброса первого счетчика 19 и установления íà его первом выходе 1

Если за время Т основной порог достигается не менее трех раз, то на втором выходе первого счетчика 19 появляется "1", которая сбрасывает второй счетчик 20, и на его выходе устанавливается уровень 0", запрещающий синхронизацию по предварительному порогу путем блокировки второго элемента И 7 на время, равное длительности цикла счета второго счетчика 20. Емкость второго счетчика 20 и частота импульсов, поступающих на

)517142

10 его тактовый вход с выхода второго делителя 46, выбираются такими, что длительность цикла счета равна максимально возможной для данной системы

5 связи длительности кратковременных перерывов сеанса связи, которая, как правило, в десятки раз больше Тц, Одновременно логической "1" подаваеt мой с второго выхода первого счетчика 19 блока 18, D-триггер 21 устанавливается в единичное состояние, Таким образом, после появления "1" на втором выходе первого счетчика 9 устройство переходит во второй режим ра- 15 боты, в котором оно находится на протяжении всего сеанса связи (за исключением кратковременных перерывов). В этом режиме фазирование синхроимпульсов осуществляется только по импульсам основного порога, поступающим на вход третьего элемента И 9 с выхода первого элемента И 6 через элемент

ИЛИ 8, Основной порог при наличии сигнала набирается достаточно часто, и условие трехкратного его достижения за время Т почти постоянно выполняется. Поэтому к концу очередного интервала анализа на втором выходе . первого счетчика 19 практически всег- 30 да появляется "1", которая повторно сбрасывает второй счетчик 20 и подтверждает установку в единичное состояние D-триггера 21, Так как установочный вход D-триггера 21 имеет

Приоритет по отношению к иншормацион35 ному входу, в момент прихода очередного импульса на тактовый вход триггера с выхода второго делителя 46 логический "О" в Э-триггер 21 не запи11 11

40 сывается, и 1 íà его выходе сохраняется в течение следующего интерва— ла анализа, Таким образом, при втором режиме работы на выходе второго счетчика 20 45 блока 18 присутствует "О", а на выходе D-триггера 21 практически постоянно "1". Как в первом, так и во втором режимах на вход третьего элемента И 9 с выхода D-триггера 21 подается 1, открывазощая этот элемент для

11 ll

50 прохождения импульсов предварительного или основного порога.

Если произошел кратковременный перерыв сеанса связи (например, за счет запирания сигнала), то частота

55 достижения основного порога резко уменьшается, н условие набора его не менее трех раз за время Тц не выполняется ° Поэтому устройство переходит в третий режим работы, при котором в течение каждого интервала Т® на втором выходе первого счетчика 19 covpaняется "О", второй счетчик 20 повтор- но не сбрасывается, а в D-триггер 21 по каждому импульсу с выхода второго делителя 46 записывается "0", поступающий с выхода второго счетчика 20.

Отсутствие "111 на выходе первого счетчика 19 в течение всего цикла счета второго счетчика 20 свидетельствует об окончании текущего сеанса связи.

При этом второй счетчик 20 переполняется, на его выходе появляется "1", и устройство переводится в исходное состояние, соответствующее первому режиму работы, что обеспечивает быстрое вхождение в сшзхро111 з м в начале ноззогo сеанса oilÿ»1.

По импульсам предварительного и основного порога, поступающим IIa вход третьего элемента И 9 (это происходит после появления фронта !, фиг. 2), в первом и втором режимах работы устройства производится дискретная фазовля автоподстройка синхроимпульса со средним шагом квантов 11пи фазы ьр/16, Импульс подстройки через элемент ИЛИ-HF. 11, в котором он инвертируется, поступает на информационный вход второго D-триггера 13, Последний тактируется импульсами с периодом р/16 (фиг, 2б) и на его выходе инверсный импульс подстройки (фиг, 2з) смещен на с /16 относительно выходного импульса третьего элемента II 9 °

С выхода второго D-триггера 13 напряжение подается на вход управляемого счетчика 14, имеющего модуль счета 16, а его состояние в зависимости от логического уровня на выходе второго D-триггера 13 и состояния выхода старшего разряда делителя 17 может изменяться на 0,1 или 2 по каждому из тактирующих импульсов, поступающих с периодом ср /16 с выхода второго делителя 46 частоты (фиг, 2б).

При отсутствии импульса подстройки на вход разрешения счета счетного триггера 15 и на первый управляющий вход компаратора 16 поступает уровень

"1" (фиг, 2з), при котором разрешается счет в счетном триггере 15, а вход разрешения счета делителя 17 подключается через коммутатор 16 к

1517142

12 выходу этого триггера (независимо от напряжения на втором упр авляющем входе коммутатора 16). В этом случае состояние управляемого счетчика на каждом среднем шаге квантования фазы (.„/16) изменяется на единицу (на фиг, 2и показано выходное напряжение счетного триггера 15 а на фиг, 2к, л,м — первого, второго и третьего вы- )ð ходов делителя 17 соответственно).

Инверсный импульс подстройки с выхода второго D-триггера 13 (фиг.2з) запрещает счет в счетном триггере 15 (фиг, 2и). Одновременно переключается д5 коммутатор 16, который соединяет с входом разрешения счета делителя 17 третий выход этого делителя (при логической "1" на втором управляющем входе коммутатора 16) или выход 2р (N+))-го разряда регистра 44 памяти (при логическом "0" на втором управляющем входе). В первом и втором режимах работы устройства, когда ведется подстройка по импульсам предвари- 25 тельного или основного порогов, на второй управляющий вход коммутатора

16 с выхода D-триггера 21 подается

"1", и поэтому с входом разрешения счета делителя 17 частоты соединяется третий выход этого делителя. Напряжение на этом выходе делителя 17 частоты имеет форму меандра (фиг,2M) с периодом „, причем уровню "1" на этом выходе при наличии импульса подстройки с выхода второго D-триг35 гера 13 соответствует запаздывание синхроимпульса по отношению к импульсу подстройки, а уровню "0" — опережение.

Если в момент появления на выходе второго D-триггера 13 инверсного импульса подстройки с третьего выхода делителя )7 на вход разрешения счета данного делителя подается 1 (фиг,2м, 45 фронт 1), то счет в делителе разрешается, и при поступлении. очередного тактирующего импульса состояние управляемого счетчика изменяется на 2 (фиг. 2и, к,л,м). Это эквивалентно добавлению одного дополнительного тактирующего импульса.

Если в момент появления импульса подстройка на третьем выходе делителя 17 присутствует "0", то счет в

55 делителе запрещается, и при поступлении очередного тактирующего импульса состояние управляемого счетчика не изменяется, что эквивалентно искпючению одного тактирующего импульса.

В обоих случаях фаза меандра на третьем выходе делителя 17 частоты приближается на один средний шаг квантования к фазе импульса подстройки. При совпадении этих фаз, когда в момент окончания импульса предварительного или основного порога на выходах счетного триггера 15 и дели- теля 17 имеются "1", подстройка запрещается с помощью первого элемента

И-НЕ 5, который дешифрирует указанное состояние счетного триггера 15 и де.лителя 17 и блокирует подстройку логическим "0" (фиг, 2н), подаваемым на вход третьего элемента И 9 °

После завершения подстройки фаза меандра.на третьем выходе делителя 17 совпадает с фазой импульсов подстройки, запаздывающих относительно действительных границ посылок на постоянную величину, Поэтому действительным границам посылок соответствует крупный интервал квантования фазы, в течение которого на первом выходе второго делителя )7 имеется "0", а на втором и третьем выходах ")" (на фиг, 2 этот интервал выделен штрихпунктирными линиями), В пределах данного интервала ("окна") фаза синхроимпульсов уточняется с помощью дискретной фазовой автоподстройки с мелким шагом квантования ь /32, Уточнение производится путем тактирования второго D-триггера 35 импульсами (фиг. 2т), поступающими с периодом ь„/8 с прямого выхода третьего счетного триггера 33, момент окончания одного из которых совпадает с действительными границами посылок с точностью до /32, Для выделения этого импульса из всей последовательности в устройстве используется стробирование второго D-триггера 35 напряжением с второго выхода делителя 17, При появлении "1" на этом выходе (фиг, 2л) разрешается запись во второй D-триггер 35 и в момент окончания очередного тактирующего импульса (фиг, 2т) в него записывается информация, поступающая на информационный вход с третьего выхода делителя 17 ° Сигнал стробирования (фиг, 2л) появляется дважды за время, причем в первый раз, когда с третьего выхода делителя 17 во второй D-триггер 35 переписывается ",1", сигнал стробирования

I I I I соответствует «кну, а ва второй раз, когда ва второй D-тр««ггер 35 пер епи сывает ся 0", — и««тер в «в«у, сдвинутому относительна "акиа" на,. / о

Таким образом, на инверсном выходе второго D-триггера 35, являю«цемся выходом устройства, фарм««руе ге«1 меандр (фиг. 2х), отрицательные перепа— ды которого совпадают с действиз ельными границами посылок с точностью до I, /32. Срезы меандра и являются синхроимпульсами устройства паэлементной синхронизации, Дискретная фазовая автоподстрайка с мелким шагом квантования производится в пределах окна следующим образом. На один вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26 поступаеr cllr нал с выхода первого D-триггера 1, а на друго«: вход — с выхода !!oрва«; счетного триггера 27. В ««сходном сос.— таянии (до поступления очередного фронта элементарной посылки) аба сигнала имеют одинаковые лагические 25 уровни (фиг. 2г,о), Пр««этом с выхода первого элемента ИСКЛЮЧАЮЩЕЕ ИЛ!! 26 на вход первого элемента И 25 подается 0, который появляется и иа ««1,«хо- . де первого элемента 11 25 (фиг. 2п), запрещая изменение состояния 1«ерваго счетного триггера 27, После изменения логического уровня на выходе первого D-тр««ггера 1 (т,е. после появления очередного фра««т» сигнала) на выходе первого элемента

ИСК«!ЮЧАЮ!1!ЕЕ ИЛИ 26, а значит1 и I!a входе первого элемента II ?5 уста««авливается ")". При наличии "1" на других входах первога элемента И 25 этот уровень появляется «« на выходе первого элемента И 25, разрешая измене«ше состояния первого счет««ага тр и г гера

27 в момент прихода очередного I a!cTIIрующего импульса. Посл". сраб,«тына«1:я

45 первого счетного триггера ? 7, логические уровни на ега выходе lr выходе первого D-триггера 1 вновь ст«н«авятся одинаковыми, в результате на выходе первого элема««та Il 25 Ito, Ir«JI.IDTся 0 . Таким образам, на л,1хаде r!ep11 11 50 ваго элемента И 25 фар II«py!oreÿ короткие импульсы (ф.tr. 2п) I!nc e поступле«н«я каждого фронта с««гнала, Если фронт на выходе первого Dтриггера 1 опережает ак««а (!o пе

55 более чем на «.„/2), та импульс на выходе первого элемента И 25 r!o!!JIJ!s!— ется в первой четвсрт«1 окна (ф«lr.?з, l4 франт 2) . Если фронт наход««тс:«в пределах окна (данный случай встречается наиболее часто), то импульс появляется непосредственно после фронта также в пределах "окна" (фиг,2п, фра««т 1) . Если франт з апаздывает ат— насительна "окна" (на не более чем на /2), то импульс формируется в первой четверти крупного интервала квантованиЯ, сдвинУтого на а о/2 по отношению к окну1 °

Лта означает, что формируемые иа выходе первого элемента И 25 импульсы оказываются "lip JIBJI3BHI!bIMII во времени к одному из указанных двух крупных

«I!IT ервалов кв;«1«товани.. фа.! I,l, Они явл.1«огся 1«мпульсами паде; 1и«.ii с мелким шагам квантов litt!ÿ фа!I I, р«««ем падстр айка может про««з«1ал1 l I p одном из ,! ". ltjl y lilll - :; «Ч«Н1«Я;

II II в; кне, есл««франт li с: .г:1 опережает "окно" It.lll нападает в 1«аl î, и в интервале, сдв««нуTQM ат.locttTEльна

11 11 / /з окна на «.„,, если (ра«г; а««азль«ва«1 ет 1«а атнашс««ию к "oKII)

Импульсы подстройки, поступающие с выхода первого элемента Il 25, инвертируются во втором э:«с ll «гге И-1)Е

34 и !.oñòóïçtlJT (@III, 2р) н,« вход уир авляел«ага счетчика, о бр аз о ва««1. ага вторым счетным триггером 32 (л111:«ätt! Ité разряд), коммутаторам 3) и т! етьим счетным триггером 33 (ст арший р;«з ряд).

Работа этого управляемого счетчика

1«адабна работе управляемага счетчика, описанного выше, IIDll отсутствии импул. -а надстройки на вход разрешения счета . горага счетного триггера 32 и l! . у:lp 1вл>1«ощ««й вход калмутатора 31 поступ» т уровень .-«агической "1", при катарал«p,ëýðåøàåòc!I счет ва втором счетно:l триггере 32, а ьхад разрешения счет» rpr гьега тригJ е, а 33 падкл«очается чер,; ь:."«л«утатор

31 к выходу второго счетного триггера

32, В этом случае состоял««с управляеI.!o I а счетчика на каждом л«ел.-,ам шаге кпантава«н«я фазы изменяетс . 1«а единицу !на фиг, 2с,т показаны выхадиые на«1!1яже««ия второго 32 ll т! T!ега 33 счет« ых триггеров coo TJ«e Tc t r«ettllа) .

В течение интервала, па выходе третьего счетного триггс ра 33 формируют ся ва семь импул ьсо в, Il !! t ч: и положение атрицательнога и. еп;«д;1 импульса, «аходящегася в а« 1«е", совпадает с IIQJIo:I BI«I!0! t дейст««нт.«ь.:ых гр;«ниц, llocbL7oк с точность«о 1-о/3? .

1517142

I6 (1ньерсный импульс подстройки (фиг. 2р) запрещает счет во втором счетном триггере 32 (фиг. 2с). Одновременно переключается коммутатор 31, который соединяет с входом разрешения счета третьего счетного триггера

33 инверсный выход второго D-триггера 35, напряжение на котором имеет форму меандра (фиг. 2х) с периодом,,Ip причем уровню логической "1 на этом выходе соответствует запаздывание синхроимпульса по ртношению к импульсу подстройки, а уровню "0" — опережение. 15

Если в момент появления на выходе второго элемента И-НЕ 34 инверсного импульса подстройки с инверсного выхода второго D-триггера 35 на вход разрешения счета третьего счетного 2р триггера 33 подается "1" (фиг, 2х, фронт 2), то счет в третьем счетном триггере 33 разрешается, и при,коступленпи очередного тактирующего импульса состояние управляющего счетчи-25 ка изменяется на 2 (фиг, 2с,т). Это эквивалентно добавлению одного дополнительного тактирующего импульса.

Если в момент появления импульса подстройки на инверсном выходе второ-3р го D-триггера 35 присутствует "0", то счет в третьем счетном триггере 33 запрещается, и при поступлении очередного тактирующего импульса состоя— ние управляемого счетчика не изменяется, что эквивалентно исключению одного тактирующего импульса, В обоих случаях фаза меандра на прямом выходе третьего счетного триггера 33 приближается на один мелкий 4р шаг квантования к фазе импульса под,стройки ° В случае совпадения этих фаз дальнейшая подстройка блокируется с помощью третьего элемента И-НЕ 36, с ВыхОДа кОтОРОГО на ВХОД ВТОРОГО 45 элемента И-IIE 34 подается "0" (фиг.2у) при наличии логических "1" на прямых выходах второго 32 и третьего 33 счетных триггеров, Запрет подстройки логическим 0 на выходе третьего элемента И-НЕ 36 возможен только в

50 пределах "окна, так как этот элемент открывается "1", поступающей на

его вход с выхода делителя 17 (фиг.2м).

Дл» того, чтобы при подстройке в другом круппом интервале квантова55

11 II ния, сдвинутом относительно окна на <-, /2, не происходило скачков сННхроимпульсов за счет смещения в следующий крупный интервал квантования относительного перепада импульса, формируемого на прямом вкixoge третье— го счетного триггера 33, используется первый элемент И-НЕ 29. На выходе этого элемента "0" появляется (фиг,2ф) при напичии "1 на инверсных выходах второго 32 и третьего 33 счетных триггеров и, поступая на вход второго элемента И-НЕ 34, блокирует подстройку в течение соответствуюцего мелкого интервала квантования фазы, В результате запрещается подстройка по фронтам, запаздывающим относительно окна, если положительный перепад синхроимпульса находится в последней четверти "окна", На вход первого элемента И-НЕ 29 сигнал с выхода делителя 17 подается через первый инвертор 23, и поэтому стробирование первого элемента И-НЕ 29 осуществляется со сдвигом во времени относительно моментов стробирования третьего элемента И-НЕ 36 (фиг,2у,ф)

Для уменьшения вызванных шумами случайных колебаний отрицательного перепада синхроимпульса внутри "окна" использованы первый D òðèããåð 28 и второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 30, В момент окончания импульса подстройки, поступающего с выхода первого элемента И 25 на тактовый вход первого D-триггера 28, в этот триггер записывается информация с инверсного выхода второго D-триггера 35, Так как логический уровень на выходе второго

D-триггера 35 в данный момент определяется положением импульса подстройки относительно синхроимпульса, в первый D-триггер 28 записывается "0" при отставании импульса подстройки и "1" при опережении. На первый и второй входы второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 подаются напряжения с инверсных выходов первого 28 и второго 35 D-триггеров, Если очередной и предыдущий фронты посылок расположены по одну сторону от отрицательного перепада синхроимпульса, то в момент прихода импульса подстройки, соответствуюцего очередному фронту, логические уровни на первом и втором входах второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 30 различны, а на его выходе присутствует "1", при этом подстройка не запрещается, Если очередной и предыдущий фронты расположены по разные стороны от От17

1517142 рицательного перепада синхроимпульса, то в момент прихода очередного импульса подстройки логические уровни на входах второго элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 30 одинаковы, и логическим "0", поступающим с выхода этого элемента на вход второго элемента И-НЕ 34, подстройка запрещается, В результате уменьшаются случайные колебания фазы синхроимпульса в пределах "окна", так как отклонения фронтов в противоположные стороны от действительных групп посылок, к которым приближается отрицательный перепад синхроимпульса, 15 могут быть вызваны только шумами.

В устройстве каждый инверсный импульс подстройки с выхода второго

D-триггера !3 поступает на тактовый вход реверсивного счетчика 41 на вход направления счета которого подается напряжение с выхода элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 43. Последний сравнивает логические уровни на выходах счетного триггера 38 и первого инвер-25 тора 23. Состояние счетного триггера

38 определяется преобладающим направлением (знаком) подстройки, т,е, направлением изменения действительной фазы посылок, Выходное напряжение первого инвертора 23 протнвофазно напряжению на третьем выходе делителя 17 °

Если направление очередной подстройки совпадает с направлением изменения действительной фазы посылок, то в момент появления инверсного импульса на тактовом входе реверсивного счетчика 41 логические уровни на выходе счетного триггера 38 и третьем выходе делителя 17 одинаковы, и на вход направления счета реверсивного счетчика 41 поступает с выхода элемента ИСКЛЮЧЛЩЕЕ ИЛИ 43 логическая

"1". При этом реверсивный счетчик 41 находит!я в режиме сложения, и запи- . санное в нем число увеличивается на единицу, 50

Если направление очередной подстройки противоположно направлению изменения действительной фазы посылок, то в момент появления инверсного импульса на тактовом входе реверсивного счетчика 41 на его вход направления счета поступает 0, поэтому ревер-!! !!

55 сивиый счетчик 41 находится в режиме вычитания, и записанное в нем число уменьшается на единицу.

Во время сеанса связи возможны подстройки как в направлении изменения действительной фазы посылок, так и в противоположном, причем последние наблюдаются, в основном, при расположении действительных фронтов посылок на границе двух соседних крупных интервалов квантования фазы, что вызывает поочередный набор основного порога на этих интервалах. Поскольку в реверсивном счетчике 41 количество подстроек суммируется с учетом их знака, а количество подстроек в направлении изменения действительной фазы посылок преобладает, через определенные интервалы врс.в 1111;1сверсивный счетчик 41 переполияс тr п. Члстота его переполнения иря, .о пропорциональна средней cKopoo n-ìeиоиггя фазы меандра иа третьег: выходе делителя 17 и, следовлтельгго, скopocI.п перемещения действитсл1.ггьг.; г11,1111пг посылок, При модуле счета I! реверсив— ного счетчика 41 период п..n1ónI сов, появляющихся на его выходе переноса, равен времени, в течение которого действительные границы иось IQK перемещаются на И/2 крупных интервалов квантования фазы (или нл 1f cpenn!!1: интервалов квантованигг).

В начале сеанса связи, л тлкже при изменении знака рлсстрай.г. члстот задающих генераторов воэможио несоответствие состояния счегиого триггера 38 и направления поремсщс— ния действительных граггигг пс1сг,гггoк.

При этом число в реверсиви м счетчике 41 постепенно уменьшлется, и после перехода его через нуль иа в!!ходе заема появляется импульс, которым инвертируется состояние счетного триггера 38 ° В результлте устанлвливается соответствие между состояггием счетного триггера 38 и прсс1г1гглдлющим

НаираВЛЕНИЕМ ПОдСтрсйК11. Г, Но."рСМЕН— но импульс заема поступлет ил вход разрешения параллельной элггис 1 реверсивного счетчика 41, я лдшггй разряд которого записывл тся с гпгформационного входа плрлл.гельгго i зл11иси "1", а в остальные разряды — "0", т,е, реверсивный счетчик 41 иерево— дИтСя В ИСХОДНОЕ СОСтаяп:го, И B дЛЛЬнейшем он работает в описагигом режиме °

Период импульсов псреггосл иа в11ходе реверсивного счетчика й1 1гэггеряется с помощью вычитающего счетчика 42.

151714?

Очередным импульсом переноса, подаваемым на вход разрешения параллельной записи вычитающего счетчика 42, во все N разрядов этого счетчика с информационных входов записываются "1", В промежутке между импульсами переноса реверсивного счетчика 41 в вычитающем счетчике 42 число уменьшается на единицу по каждому импульсу, поступившему íà его тактовый вход с выхода второго делителя 46 частоты.

Частота тактирующих импульсов во много раз выше частоты импульсов на выходе переноса реверсивного счетчика 15

41, При появлении следующего импульса. переноса производится перезапись полученного в вычитающем счетчике 42 числа в N разрядов регистра 44 памяти, в (N+1)-й разряд которого одновременно записывается информация о знаке подстройки с выхода счетного триггера 38, и выполняется нова» предустановка вычитающего счетчика

42, Число, записываемое в регистр 44 25 памяти, тем меньше, чем меньше расстройка частот задающих генераторов и скорость изменения действительной фазы посылок. При очень малых расстройках вычитающий счетчик 42 ycne— вает достичь нулевого состояния всех разрядов за время между импульсами переноса реверсивного счетчика 41, после этого на выходе заема вычитающего счетчика 42 появляется импульс, который сбрасывает реверсивный счетчик 41 и регистр 44 памяти. При нулевом состоянии N разрядов регистра 44 памяти устанавливается максимальный период коррекции фазы синхроимпул ьсов, 40 во время перерывов связи, который превышает наибольшую длительность пе.рерывов, С выходов регистра 44 памяти число, записанное в его И разрядов подается 45 на входы параллельной записи суммирующего счетчика 39, Число разрядов этого счетчика также равно N, а частота импульсов, поступающих на его тактовый вход с выхода второго делителя 46 частоты, в M раз превышает частоту импульсов на тактовом входе вычитающего счетчика 42, Во втором режиме работы устройства, когда качество связи достаточно хорошее, с второго выхода первого

55 счетчика 19 на второй вход элемента

ИЛИ 40 практически постоянно подается ") ", свидетельствующая о выполненин условия трехкратного набора основного порога в течение интервала анализа тц, С выхода элемента ИЛИ 40 на вход разрешения параллельной записи суммирующего счетчика 39 также поступает "1", поэтому суммирующий счетчик 39 находится в режиме параллельной записи, и импульсы на его выходе переноса отсутствуют, На выходе

R-триггера 12 во втором режиме работы устройства присутствует уровень логического "0, и этот триггер не влияет на автоподстройку по импульсам основного порога, При кратковременном перерыве сеанса связи на втором выходе первого счетчика 19 и на выходе D-триггера 21 устанавливается уровень логического

"0, Лагическьй "0, поступающий на вход третьего элемента И 9, запрещает подстройку не только по предварительному порогу, но и по основному.

Благодаря этому устраняется воэможность случайных отклонений фазы синхроимпульса на ь /8 и более из-за набора основного порога за счет воздействия шумов в перерывах связи, Логический "0" появляется также на выходе элемента ИЛИ 40, и суммирующий счетчик 39 начинает подсчет тактирующих импул ь сов, При переполнении суммирующего счетчика 39 на его выходе переноса появляется импульс, который поступает через элемент ИЛИ 40 на вход разрешения параллельной записи суммирующего счетчика 39 ° В результате в этот счетчик вновь записывается число с выходов N разрядов регистра 44 памяти, и описанный цикл работы повторяется, Количество импульсов, поступивших на тактовый вход суммирующего счетчика 39 на интервал времени между двумя импульсами на его выходе переноса, равно количеству импульсов, поступающих на тактовый вход вычитающего счетчика в течение одного периода следования импульсов переноса реверсивного счетчика 41 ° Поскольку суммирующий счетчик 39 тактируется в

И раз чаще, чем вычитающий счетчик

42, период следования импульсов пере" носа суммирующего счетчика 39 равен интервалу времени, в течение которого действительные границы посылок перемещаются на один средний шаг квантования Г /16. Эти импульсы используются

21

22

1э17142 для коррекции фазы сннхроимпульсов при перерыве связи, Очередной корректирующий импульс с выхода переноса устанавливает Ктриггер 12 в состояние "1". С выхода»

К-триггера 12 "1" подается на вход элемента ИЛИ-НЕ 11 на выходе которого появляется "0". При записи "0" в второй Ь-триггер 13 на выходе послед-10 него формируется инверсный импульс подстройки, которым В;триггер 12 возвращается в состояние логического

11Л11

О . Так как во время перерыва связи с выхода D-триггера 21 на второй управляющи:" вход коммутатора 16 посту11 ll пает О, при подстройке с входом разрешения счета делителя 1 7 ч а С т о т 1 1 через коммутатор 16 соединяется выход (N+1) -ro разряда регистра 44 па-, 2О мяти, Логический уровень на этом выходе такой же, какой был на входе разрешения счета делителя 17 во втором режиме работы устройства при подстройке синхропмпульсов в направлении 15 перемещения действительных границ посылок, Поэтому и во время перерыва по каждому корректирующему импульсу с выхода переноса суммирующего счетчика .

39 производится сдвиг фазы меандра, формируемого на третьем выходе делителя 17, на один средний шаг квантования в этом же направлении, одповременпо перемещается окно".

После поступления двух корректи35 рующих импульсов фаза синхроимпульса, отрицательный перепад которого находится в пределах окна изменяется на один крупный шаг квантования, Так как за два периода импульсов коррек- 4О ций действительные границы посылок тоже смещается на один креппый шаг квантования, при перерывах связи максимальное отклонение фазы синхроимпульсов от действительной фазы посы- 45 лок не i.ðåâûøàåò ь /8, Модель счета М реверсивного счетчика 41, число разрядов N вычптающего 42 и суммирующего 39 счетчиков пери»1д следовапия - „импульсов 5О поступающих на тактовый вход суммирующего счетчика 39, выбираются из

p g. о

М=2 >

N = 2(1од М вЂ” 1);

)Э»»»1

Т аК II<" где о — наибольшая для данной системы связи относительная рас-, стройка задающ»»х генераторов передатчика и приемника;

Т „— максимапьная длительность перерывов сеанса связи;

C ) — усечение до целого числа, Перед началом сеанса связи (в пер— вом режиме работы устройства) па входы сброса вычитающего 42 и суммирующего 39 счетчиков с выхода третьего счетчика подается 1, в результате чего измерение скорости перемещения границ посьлок и коррекция не производятся

Таким образом, устройство поэлементпой синхронизации обеспечивает безобрывность связ»» прп р:.!I с»райке частот зада»ощ»»х геперат«роп передатчика и приемника. 3тu,л с с l икается путем коррекции поло;1»el!i . i ci»!I .ðoI»iiilóëüca во время перерывов связи в соответствии с измеренными ц .с «ение се— анса связи (при наличи»«»р;нн1маемо го сигнала) скоростью и напра» "ен»»e;. вызванного p3ccтройкой Ii»ðñì»1:»»пи»1 действительных границ э:»»мент;рных посылок, Погрешность корр»кl,i: и» превышает» /8. Поэтому пес:»е 01»oil«ëния перерыва свлз»» 11»ээ," сипхроимi у »ьсов с достаточно высокой то«пос ью соответствует действ»»телы»с1й фаз» принимаемых посылок, и сбоев поз»1е— ментпой и цпкловой сппх; 1 пиз ации не происходит, ф о р м у л а и з о б р» т е п и н

Устройство поэлемептпой с »п»хропизации, содержащее з;»допощ»»й генератор, первый делитель Ioc! oa первый D-триггер, селектор фронтон, счетчик, первый и второй элемент И, элемент ИЛИ, третий элемент И и элемент ИЛИ-НЕ, при этом первые входы первого и второго элементов П объе— дипе, а выходы подключен. соответственно к первому и второму входам элемента ИЛИ, второй вхс„-. второго элемента И подключен к сч:--,поп»у входу счетчика, о т л и ч а »о щ е е с я тем, что, с целью повь;шеппя Iluь»е:оустойчивости путем обеспечения без— обрывности при расстройке»астот задающих генераторов передат«ика и приемника и снижения погре. ности cèi»,хронизации, введены 1»ерв»п» ii второй элементы,И-НЕ, «-триггер, втopi!e Dтриггер и делитель частоты, управл»e— мый счетчик, блок дискретной Ааэовой

23

24

I5I7I42 автоподстройкн, блок коррекции и блок вь|бора режимов работы, при этом выход первого D-триггера через последовательно соединенные селектор и счетчик подключен к второму входу первого элемента И, выход элемента

ИЛИ через последовательно соединенные третий элемент И, элемент ИЛИ-НЕ и второй D-триггер подключен к перво- р му сигнальному входу управляемого счетчика, объединенному с входом установки нуля К-триггера, первым управляющим входом управляемого счетчика и первым информационным входом блока коррекции, второй информационный вход которого подключен к .первому выходу блока дискретной фаэовой автоподстройки, первый, второй и третий сигнальные входы блока коррекции 20 подключены соответственно к первому, второму и третьему выходам блока выбора режимов работы, первый и второй тактовые входы блока коррекции подключены соответственно к первому вы-25 ходу второго делителя частоты и к тактовому выходу блока выбора режимов работы, первый и второй информационные выходы блока коррекции подключены соответственно к единичному входу 30

R-триггера н первому информационному входу управляемого счетчика, к тактовому входу которого подключены объединенные второй выход второго делитеJtÿ частоты и тактовый вход второго

D-триггера, к второму информационному

35 входу управляемого счетчика подключены объединенные первый вход первого э: емента И-НЕ, первый информационный вход блока дискретной фаэовой авто- 40 подстройки и первый выход управляемого счетчика, второй и третий выходы которого подключены соответственно к объединенным второму входу первого элемента И-НЕ и второму информацион45 ному входу блока дискретной фазовой автоподстройки и к объединенным третьему входу первого элемента И-НЕ и третьему информационному входу блока дискретной фазовой автоподстройки, второй управляющий вход управляемого счетчика подключен к объединенным информационному выходу блока выбора режимов работы и второму входу третьего элемента И, четвертый выход управляемого счетчика подключен к четвертому входу первого элемента

И-НЕ, выход которого подключен к третьему входу третьего элемента И, четвертый вход которого подключен к объединенным второму входу селектора фронтов, первому входу первого делителя частоты и к третьему выходу второго делителя частоты, четвертый и пятый выходы которого подключены соответственно к первому и второму тактовому входу блока выбора режима работы, третий тактовый вход и первый и второй сигнальные выходы которого подключены соответственно к выходу первого элемента И, к третьему и четвертому входам второго элемента И, четвертый информационный вход и тактовый вход блока дискретной фазовой автоподстройки подключены соответственно к выходу первого D-триггера и к объединенным тактовым входам второго делителя частоты и первого D-триггера и к выходу задающего генератора, выход селектора фронтов подключен к входу сброса первого делителя частоты, выход которого через второй элемент И-НЕ подключен к объединенным счетному входу счетчика, второму входу второго элемента И и к третьему входу первого элемента И, первый вход которого объединен с тактовым входом счетчика и вторым входом второго элемента И-НЕ, выход R-триггера подключен к второму входу элемента

ИЛИ-НЕ, прн этом входом и выходом устройства являются соответственно информационный вход первого 0-триггера и второй выход блока дискретной фазовой автоподстройки, 2 ° Устройство по и, 1, о т л и ч а ю щ е е с я тем, что блок коррекции содержит счетный триггер и последовательно соединенные элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, реверсивный счетчик, вычитающий счетчик, регистр памяти, суммирующий счетчик и элемент ИЛИ, выход которого подключен к счетному входу суммирующего счетчика, два других входа которого являются соответственно первым и вторым сигнапьными входами блока коррекции, второй выход реверсивного счетчика подключен к объединенным своему счетному входу и входу счетного триггера, тактовый вход и входы направления счета и сброса реверсивного счетчика подключены соответственно к первому информационному входу блока коррекции, через элемент ИСКЛЮЧАЮЩЕЕ НЛИ к второму информационному входу блока коррекции, к объединенным выходу saeMa

1517142

26 вычитающего счетчика и входу сброса регистра памяти, вход (и+1)-ro разряда, вход разрешения и выход (N+1)-го разряда регистра памяти подключены

5 соответственно к объединенным выходу счетного триггера и второму входу элемента ИСКЛЮЧАЯЦЕЕ ИЛИ, к первому выходу реверсивного счетчика и к второму информационному выходу блока коррекции, выход суммирующего счетчика является первым информационным выходом блока коррекции, первый и второй тактовые входы и третий сигнальный вход блока коррекции подключены соот- 15 ветственно к тактовому входу и входу сброса вычитающего счетчика и к второму входу элемента ИЛИ, 3 ° Устройство по п, 1, о т л и ч а ю щ е е с я тем, что блок диск- 2р ретной фаэовой автоподстройки содержит первый элемент ИСКЛ10ЧАЩЕЕ ИЛИ, счетный триггер, инвертор, элемент

И-HE и последовательно соединенные второй инвертор, элемент И, первый 25

D-триггер, второй элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, второй элемент И-НЕ, второй счетный триггер, коммутатор, третий счетный триггер и объединенные по первым входам второй D-триггер и третий эле- 3р мент И-НЕ, выход которого подключен к второму входу второго элемента И-НЕ, третий и четзертый входы которого подключены соответственно к объединенным выходу элемента И, первому входу пер35 вого D-триггера, первому входу первого счетного триггера и выходу первого элемента И-НЕ, первьп, второй и третий входы которого подключены соответственно к второму выходу второго счетноro триггера, к второму выходу третьего счетного триггера и к выходу первого инвертора, который является .первым выходом блока дискретной фазовой автоподстройки, вход первого инвертора подключен к объединенным второму входу третьего элемента И-НЕ и второму входу второго D-триггера, который является первым информационным входом блока дискретной фазовой автоподстройки, второй и третий информационные входы котороro подключены соответственно к входу второго инвертора и к объединенным третьему входу D-триггера и второму входу элемента И, выход первого счетного триггера через первый элемент ИСКЛЮЧАЮЩЕЕ !Ни подключен к третьему входу элемента И, к второму входу первого счетного триггера подключены объединенные вторые входы второго счетного триггера, третьего счетного триггера и тактовый вход блока дискретной фазовой автоподстройки, второй выход которого подключен к объединенным выходу второго D-триггера, второму входу второго элемента ИСКЛЮЧА10ЩЕЕ ИЛ11, второму входу первого D-триггера и второму входу коммутатора, третий вход которого подключен к выходу второго элемента И-НЕ, третий вход третьего элемента И-HЕ подключен к первому выходу второго счетного триггера, второй вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ является четвертым информационным входом блока дискретной фазовой автоподстройки. 1517142 а

Ю г

H о

П

С

У

У

Х

„О о

Рие,2

Составитель О,Мелькова

Редактор И,шмакова Техред Л. Сердокова Корректор Т. Палий

Заказ 6402/57 Тираж 626 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101