Устройство для выделения рекуррентного синхросигнала с обнаружением ошибок

 

Изобретение относится к автоматике, телемеханике, электросвязи. Цель изобретения - уменьшение длительности переходного процесса восстановления синхронизма и повышение достоверности выделения синхросигнала. Новым в устройстве является ввод блока 12 контроля ошибок синхросигнала и блока 13 регулируемой задержки. Устройство имеет два режима работы. Первый режим работы, т.е. установления синхронизма обеспечивает прием и проверку в блоке 6 разделенных проверок 2K элементов синхросигнала. Повторный прием 2K элементов осуществляется столько раз пока не будет принято 2K элементов правильно. После этого устройство переводится в режим поддержания синхронизма. В этом режиме блоком 12 осуществляется контроль принимаемого синхросигнала. Когда количество ошибок превышает допустимое количество блоком 12 устройство переводится в первый режим. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСНИХ

РШ1У1;ЛИН

0% (11) А2

С51) 4 Н 04 ? 7 10

3..Е393НМ А ;.,.!НА T .л! лЧИКАЯ

Ь) г1О А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ по изовРетениям и отнРытиям

flPH ГННТ СССР

К ABTQPCHOMV СВИДЕТЕЛЬСТВУ (61) 1198762 (21 ) 4389150/24-09 (22) 04.01.88 (46) 30,10 89, Бюл. Р 40 (72) А,А,Каяцкас, З.И.Бедалис и В.В,Кацман (53) 621.394,662 (088,8) (56) Авторское свидетельство СССР

В 1198762, кл. Н 04 I 7/10, 1984, 1 (54) УСТРОЛСТВО ДПЯ 1ИДЕЛЕНИЯ РЕКУРРЕНТНОГО СИНХРОСИГНАПА С ОБНАРУЖЕНИЕМ

ОШИБОК (57 ) Иэ обретение относится к автоматике, телемеханике, электросвязи, Цель изобретения — уменьшение длительности переходного процесса восстановления синхронизма и повышение достоверности выделения синхросигнала, Но2 вым в устройстве является ввод блока

12 контроля ошибок синхросигнала и блока 13 регулируемой задержки. Устройство имеет два режима работы, Первый режим работы, т,е, установление сннхронизма, обеспечивает прием и проверку в блоке 6 разделенных проверок 2К элементов синхросигнапа, Повторный прием 2К элементов осуществляется столько раз, пока не будет принято 2К элементов правильно ° После этого устройство переводится в режим подцержания синхронизма. В этом режиме блоком 12 осуществляется контроль принимаемого синхросигнала, Когца количество ошибок превышает допустимое количество блоком 12 устройство переводится в первый режим, 1 э,п, ф-лы, 4 ил.

1518905

Изобретение относится к автоматике, телемеханике, электросвязи и может быть использонано для цикловой синхронизации н системах передачи дно5 инной информации и янля ется дополнительным к основному авторскому снидет ел bc TBy Ф 1 198762.

Цель изобретения — уменьшение длительности переходного процесса носста-10 новления синхрониэма и повышение достоверности выделения синхросигнала, На фиг. 1 предстанлена структурная электрическая схема устройства для выделения рекуррентного синхросиг-15 нала с обнаружением ошибок, на фиг.2— схема переключателя режимов работы; на фиг ° 3 — схема блока разделенных проверок (БРП) на фиг, 4 " схема блока контроля ошибок синхросигнала ° 20

Устройство для выделения рекуррентного синхросигнала с обнаруже нием ошибок содержит переключатель

1 режимов работы, блок 2 проверки на рекуррентность, селектор 3, первый и второй элементы И 4 и 5, БРП 6, тре-. тий элемент И 7, элемент ИЛИ 8, четвертый элемент И 9,счетчик 10, триггер 11 упранления, блок 12 контроля ошибок синхросигнала и блок 13 регулируемой задержки.

Переключатель 1 содержит триггер

14, первый и второй элементы И 15 и

16, элемент ИЛИ 17.

БРП 6 содержит 2 К-разрядный ре-.

35 гистр сдвига 18, первый элемент И 19, триггер 20, сумматоры 21, -21< по модулю дна, элемент ИЛИ-НЕ 22 и второй элемент И 23 °

Блок 12 состоит иэ сумматора по 40 модулю дна 24, элемента И 25, регистра сдвига 26, триггера 27, счетчика

28 элемента 3 И-HE 29 и элемента

ИПИ 30, устройство для выделения рекуррен тного синхросигнала с обнаружением ошибок работает следующим образом, Принимаемая последовательность двоичных символов через переключатель

l поступает в блок 2, который содержит регистр сдвига на К раэрядон с

50 точками съема на сумматор по модулю два в соответствии с многочленом

F (зС), и через второй элемент И 5, на нторой вход которого подан разрешающий потенциал с нулевого выхода триггера

11, в БРП 6 на вход 2К-разрядного регистра сдвига !8 и на первый вход первого элемента И 19, на второй вход которого подан раз рсlllclNОIHH потенциал с нуле во..о триггера 10, Первый единичный элемент принимаемого рекуррентного синхросигнала устананливает триггер

20 в единичное состояние, а на первый нход второго элемента И 23 подается разрешающий потенциал, Триггер 20 и первый элемент И 19 исключает ложное срабатывание БРП 6, когда- в 2К-разрядном регистре сдвига 18 находятся одни нули. Принимаемые двоичные элементы рекуррентного синхросигнала .з аписываются в 2К-разрядный регистр сдвига 18

БРП 6, а счетчик 10 на 2К подсчитывает количество тактов работы устройства. Через 2К тактон н 2К-разрядном регистре сдвига 18 БРП 6 записывается

2К элемейтов рекуррентного .синхросигнала, иэ них последние К элементов записываются в регистре сдвига на Кразрядов блока 2, Егчи 2К элементов приняты правильно, то система разделенных проверок выполнена, и на выходе элемента ИЛИНЕ 22 будет высокий разрешающий потенциал . Импульс переполнения с выхода счетчика 10 на 2К через открытый третий элемент И 7 устанавливает триггер

11 в единичное состояние, запрещая тем самым дальнейшее прохождение элементов через второй элемент И 5 в БРП 6 и дальнейший подсчет импульсов тактовой частоты счетчиком 10, так как четвертый элемент И 9 закрыт по второму входу, С выхода третьего элемента И 7 импульс переполнения поступает также на управляющий вход переключателя 1 и устананливает триггер 14 в единичное состояние, который отключает третий вход переключателя 1 от его выхода и подключает второй вход на выход переключателя 1, замыкая тем самым обратную связь переводит регистр сднига на К разрядов блока 2 в автономное генерирование рекуррентной последовательности, кроме того, импульс переполнения с выхода счетчика 10 на 2К через элемент

ИЛИ 8 поступает на нулевой вход БРП

6 и устанавливает 2К-разрядный регистр сдвига 18 и триггер 20 в нулевое состояние, подготавливая тем самым элементы БРП 6 к новому циклу р аботы, Селектор 3 подключенный к блоку

2 при достижении селектируемой К-эначной комбинации, через первый элемент

И 4, на втором нходе которого разрез

5 15 890 шающнй потенциал с единичного выхода триггера l! и первого выхода И 4 выдает фаэирующий сигнал, Импульс с второго выхода первого элемента И 4 возвращает устройство в исходное по5 локение, устанавливая триггер 11 в нулевое состояние и подтверкдая нулевое состояние счетчика 10 .на 2К и БРП, а также поступает на первый вход переключателя 1> устанавливая триггер 14 в нулевое состояние, размыкая тем самым обратную снянь и подключая вход переключателя 1 к его выходу, Если 2К элементов принимаемого ре- 15 куррентного синхросигнала приняты не-. верно, то на выходе БРП 6 низкий потенциал и импульс переполнения с выхода счетчика 10 на 2К не проходит на вход третьего элемента И 7, а посту- 20 пает в БРП 6 и устанавливает.триггер

20 и 2К-разрядный регистр сдвига 18 в нулевое состояние, подготанлиная их к приему следующего сегмента синхросигнала иэ 2К элементов, И так до тех 25 пор, пока 2К элементов не будут приняты правильно, В блоке 12 осуществляется контроль действительно ли от момента времени после правильного приема 2К элементов в БРП 6 до момента достижения селектируемой К-значной комбинации в селекторе 3, после чего производится но-. вый прием и проверка принимаемой рекуррентной последовательности в БРП 6 по

З5 выше описанному алгоритму, генерируемая рекуррентная последовательность блоком 2 совпадает и в какой-то степени с принимаемым синхросигналом, До появления на выходе третьего элемента И 7 импульса, т.е, во время вхождения н синхрониэм,элемент

3И-НЕ 29 закрыт по третьему входу нулевым потенциалом с единичного выхода триггера II. После правильного приема 2К элементов рекурреитного синхросигнала БРП 6 импульс переполнения с выхода счетчике 10 на 2К через открытый третий элемент И 7 и элемент ИЛИ 30 поступает на вход установки нулевого состояния триггера 27, Импульсом переполнения с выхода счетчика 10 установленный триггер 11 в .единичное состояние своим разрешающим потенциалом с единичного выхода открывает элемент ЗИ-HE 29, т,е, блок

l 2 подготавливается к работе, 5 6

Блок !2 работает следующим обраэон.

На вхс.ды сумматора по модулю дна

24 подается принимаемая рекуррентнаа последовательность синхросигнала и генерируемая рекуррентная последовательность блоком 2. Когда элементы этих пост;едовательностей совпадают, то на выходе сумматора по модулю два 24 устанавливается низкий уровень, а при несовпадении — высокий уронень, Пер- вое несовпадение и н итоге на выходе сумматора по модулю н два 24 появившийся высокий уровень. Устанавливает трн1ггер 26 н единичное состояние, IB вход регистра 26, счетчика 28 и элемента И 29 подается разрешающий потенциал, Счетчик 28 начинает подсчитывать количество тактовых импульсов, поступа-. ющих на счетный вход, Регистр 26 фиксирует количество несонпадающих элементов, сравниваемых н сумматоре по модулю два 24. Емкость регистра 26 и счетчика 28 выбирается исходя иэ ожидаемой вероятности ошибок в канале снаэн и степени точности слежения sa рекимом синкрониэма, Когда вероятность ошибок мала и от момента появления первой ошибки в синхросигнале, которая опрскидывает триггер 27 в единичное состояние, до момента появления импульса переполнения на выходе счетчика 28, т,е. эа время Tt;n, где t; — период тактовых импульсоь, п-- емкость счетчика 28, на выходе регистра сдвига

26 не появился импульс переполнения, то импульс переполнения с выхода счетчика 28 поступает через элемент ИЛИ

30 на вход установки нуля триггера 27, Триггер 27 опрокидывается н исходное состояние, Триггер 27 своим сигналом сбрасывает в исходное состояние регистр сдвига 26 и счетчик 28, Когда эа время меиьше, чем время подсчета счетчиком 28, т ° е. от момента появ" ления первого несонпадеиия на ныходе сумматора по модулю дна 25, на выходе регистра сдвига 26 появится ив пульс переполнения, означающий, что количество несовпадающих элементов сигналов превышает допустимое количество (срыв синхронизма), импульс переполнения с выхода регистра 26 через открытый элемент ЗИ-НЕ 29 поступает на вход установки нулевого состояния триггера II, а также к .нходу устанонки нулевого состояния счетчика IO, БРП 6 и на первый вход переключателя 1, Триггер !! опрокидывается в

1518905 исходное состояние и нулевым потек циалом с единичного выхода блокирует элемент ЗИ-НЕ 29, а тем самым и выход блока 12. УстДойбтво переходит к новому циклу приема и про5 верки принимаемой последовательности иэ 2К элементов в ВРП 6 по выше описанному алгоритму.

Емкость регистра сдвига 26 и счет- о чика 28 может быть выбрана следующим образом. Когда вероятность искажения одиночных элементов принимаемого синхросигналв мала, например частота ошибок не превышает одной из К элементов, то емкость накопителя может быть выбрана равной 2, а емкость счетчика - К. В случае потери синхроиизма устройством будет,зафиксировано, когда два элемента из К будут искажены и устройством будет осуществлен .новый цикл приема синхросигнвпа.

Формула изобретения

1. Устройство для ныделехия рекуррентного синхросигиалв с обнаружением, ошибок по авт. св. У 1198762, о т л и ч в ю щ е е с я тем, что, с целью уменьшения длительности переходного процесса восстановления синхрониэма и повышения достоверности выделения синхросигнала, введены блок регулируемой задержки и блок контроля ошибок синхросигнала, первый и второй

I 35 информационные входы которого подключены соответственно к информационному входу устройстна и к второму нходу переключателя режимов, тактовый вход контроля ошибок синхросигнала подклк чен к объединенным тактовым входам блока проверок на рекуррентность, блока разделения проверок и первому нходу четвертого элемента И, входы управления н начальной установки блока контроля ошибрк сйнхросигнала подключены .соответственно к прямому выходу триггера управления и к четвертому нходу переключателя режимов, тактовый вход устройства подключен через блок регулирования задержки к первому входу четвертого элемента И, выход блока контроля ошибок синхросигнала подключен к объединенным инверсному входу первого элемента И и первому входу переключателя режимов.

2, Устройство по п,1 о т л и ч аю щ е е с я тем, что бЛок контроля ошибок синхросигнала содержит последовательно соединенные сумматор по модулю два, элемент Ц, регистр сдвига на 1 раэрядон и элемент ЗИ-НЕ, последовательно соединенные триггер, счетчик и элемент ИЛИ, второй вход и выход которого подключены соответственно к входу начальной установки и к нулевому входу триггера, тактовый вход блока подключен к объединенным второ му входу элемента И и счетному входу счетчиКа, вход обнуления которого объединен с одноименным входом регистра сдвигв на г разрядов и вторы» входом элемента ЗИ-НЕ, третий вход которого является управляющим входоы блока контроля ошибок синхросигнапв выход и первый и второй входы которогв подключены соответственно к выходу элемента ЗИ-НЕ и первому и второму входам сумматора по модулю дна, Сос тани тел ь О. Мел ько в а

Т ехред Л,Олийнык

Редактор А.Долинич

КорренторО.Кравцова

Закаэ 6612/57 Тирах 626 Подписное

ВНИИПИ Государственного комитета по.иэобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Проиэводственно-иэдательский комбинат "Патент", г, Ужгород, ун. Гагарина, 101