Аналого-цифровой преобразователь

 

Изобретение предназначено для использования в качестве функционального преобразователя для ввода аналоговой информации в микрои мини- ЭВМ и может найти применение в приборостроении, управляющих и информационно-измерительных системах. В устройстве решается задача расширения области применения за счет обеспечения формирования экспоненциальной зависимости выходных сигналов. Для решения поставленной задачи в устройство, содержащее компаратор 1, цифроаналоговый преобразователь 2, регистр 11 управления, устройство 15 управления, введены дешифратор 3, счетчик 4, постоянные запоминающие устройства 5,6, мультиплексоры 7,8, сумматоры 9,10, регистр 12 сдвига, цепочка 13 инверторов, регистр 14 экспоненты. 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК.(51) 4 Н 03 М 1/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

:В» й

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4403375/24-24 (22) 01.03.88 (46) 07.11.89. Бюл. 9 41 (71) Ленинградский электротехнический институт им.В.И.Ульянова (Ленина }

{72) А.В.Анисимов и В.Б.Смолов (53) 681.325 (088.8) .(56) Анисимов А.В. и др. Аналоговые и гибридные вычислительные машины, 1984, с. 75, рис. 2, 15.

Балакай В,Г. и др. Интегральные схемы АЦП и ЦАП, 1 978, с. 45-27, рис. 1-13. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57} Изобретение предназначено для использования в качестве функционального преобразователя для ввода аналоА

„„SU„„1520659 А 1

2 говой информации в микро- и миниЭВМ и может найти применение в приборостроении, управляющих и информационно-измерительных системах. В устройстве решается задача расширения области применения за счет обеспечения формирования экспоненциальной зависимости выходных сигналов.

Для решения поставленной задачи в устройство, содержащее компаратор 1, цифроаналоговый преобразователь 2, регистр 11 управления, устройство

15 управления, введены дешифратор 3, счетчик 4, постоянные запоминающие устройства 5,6, мультиплексоры 7,8, сумматоры 9,10, регистр 12 сдвига, цепочка 13инверторов,регистр 14 экс1 поненты. 1 з.п. ф-лы, 3 ил.!

520659

Изобретение относится к функциональным аналого-цифровым преобразователям и предназначено для использования в приборостроении, управляющих и информационно-измерительных системах.

Цель изобретения — расширение области применения за счет обеспечения формирования экспоненциаяьной зависи" мости выходных сигналов.

На фиг.l представлена схема преобразователя; на фиг. 2 - схема устройства управления; на фиг. 3 — блоксхема алгоритма нелинейного преобразования, Преобразователь-содержит компаратор l, цифроаналоговый преобразователь 2, дешифратор 3, счетчик 4,постоянные запоминающие устройства 5 и

6, мультиплексоры 7 и 8, сумматоры

9 и 10, регистр 11 управления, ре" гистр 12 сдвига, цепочку инверторов

13, регистр 14 экспоненты и устройство 15 управления, содержащее сдвиговый регистр 16, генератор 17 тактов, инвертор 18, элемент И 19,триггер 20 и элемент И 21.

Преобразователь работает следующим образом, I

Сигналом "Начальный Установ" (н.у. ) обнуляется сдвиговый регистр

16 устройства управления. Начальный установ нужен только при первичном запуске устройства после включения питания, В конце каждого цикла преобразования в сдвиговом регистре 16 формируется нулевой код. Процедура кодирования начинается по сигналу

"Пуск", по которому в младший разряд сдвигового регистра 16 заносится единица, что приводит к началу работы по кодированию входного напряжения. Вычисление значения экспоненциальной функции осуществляется по алгоритму Волдера с двойными итераци онными шагами.

Аналитические зависимости, лежащие в основе алгоритма, имеют сле дующий вид:

e „, = 9; — 1п (1 + 2 ).

sign/; = sign e, -!

x+, =х, +(2 х,, где i = 1,1,2,2,3,3,... n-l,п-l; ; 6 (-1,+1);

Начальными условиями для вычисления являются значения

8 = x- х = l.

Ф 1

В результате вычислений в регистре экспоненты формируется требуемый результат: х „ = ехр (х).

Блок-схема алгоритма приведена

10 на фиг,3. Управляющие сигналы Аl

А4 вырабатываются устройством 15 управления, причем управляющий сигнал

Al вырабатывается однократно и служит для начальной установки элементов экспоненциального преобразователя, угравляющие сигналы А2 — A4 обеспечивают итерационное подзарядиое вычисление функции экспоненты и вырабатываются в циклическом режиме.

Двойные итерационные шаги обеспечиваются триггером 20, включенным по схеме счетного триггера, Благодаря наличию в устройстве управления триггера 20 сигнал с выхода, Q4 сдвигового регистра 16 поступает на выход А4 устройства управления через элемент И 21 в зависимости от признака Р3, которым является выход счетного триггера 20. Признак

РЭ (фиг.3) обеспечивает повторное выполнение итерации, т.е. итерации с той же константой, что обеспечивается сохранением кода в счетчике 4 при повторной итерации. Завершение преобразования обеспечивает признак

Р2, который соответствует установке на счетчике 4 кода и-й итерации.Эта итерация уже не должна выполняться, так как все искомые цифры результата получены. Начальная установка триггера 20 в нулевое состояние обеспечивает увеличение кода счетчика 4 при второй повторной итерации. Признак

Р2 вырабатывается дешифратором 3.

Уточним особенности выполнения отдельных операций в блок-схеме.

Сдвиг кода в регистре 12 сдвига осуществляется по тактовому сигналу А2 подачей этого тактового сигнала на вход сдвига регистра !2, Операция вычитания, предусмотренная в алгоритме по тактовому сигналу А3,реализуется тем, что в постоянных запоминающих.устройствах 5 и 6 записаны дополнительные коды констант 1п(! +

+ 2 ) и 1п(1-2 ), что обеспечивает в сумматоре 9 замену вычитания сложением с дополнительным кодом отрицательного числа, а в сумматоре

5 )520

10 вычитание заменяется сложением с обратным кодом, формируемым цепочкой инверторов 13, с прибавлением корректирующей единицы путем подачи на свободный вход переноса в младший разряд сумматора 10 сигнала с выхода компаратора 1.

Итерационное выражение по вычислению Ц,;+, реализуется в виде

9,,х- 1п(1+(2 ), 1=1 где х имеет форму напряжения и поступает на вход компаратора 1, а сумма

\ логарифмов поступает на вход компаратора 1 с выхода цифроаналогового преобразователя 2, декодирующего код, получаемый при суммировании на сумматоре 9 и записываемый в регистр

11 управления.

Признаком завершения преобразования служит Р2, свидетельствующий о том, что на регистре 14 экспоненты сформирован искомый результат.

Таким образом, преобразователь выполняет поразрядное экспоненциальное аналого-цифровое преобразование без снижения точности по сравнению с линейным аналого-цифровым.преобразованием, Формула Изобретения

1. Аналого-цифровой преобразователь, содержащий компаратор, первый вход которого является входной шиной, второй вход соединен с выходом цифроаналогового преобразователя, выходы которого подключены к соответствующим выходам регистра .управления,устройство управления, первый вход которого является шиной пуска, о т л и— ч а ю шийся тем; что, с целью расширения области применения за счет обеспечения формирования экспоненциальной зависимости вьиодных сигналов, в него введены два сумматора, два мультиплексора, два постоянных запоминающих устройства, регистр сдвига, регистр экспоненты, дешифратор, цепочка инверторов и счетчик, выход которого соединен с входами первого и второго постоянных запоминающих устройств и входом дешифратора, вход которого является шиной признака готовности результата преобразования я соединен с вторым входом устройства управления, выходы первого и второго постоянных запоми659 6 нающих устройств соединены с первым и вторым входами первого мультиплексора, соответственно вход первого

5 мультиплексора соединен с первым информационным входом первого сумматора, второй информационный вход которого соединен с входом регистра управления, информационный вход которо1p ro подключен к выходу первого сумматора, выход регистра сдвига соединен с входом цепочки инверторов и первым входом второго мультиплексора, выход цепочки инверторов соединен с вторым входом второго мультиплексора, третьи выходы первого и второго мультиплексоров соединены с выходом компаратора, выход второго мультиплексора соединен с первым информаФ

20 ционным входом второго сумматора,второй информационный вход которого соединен с выходом регистра экспоненты, вход переноса в младший разряд второго сумматора соединен с выходом ком25 паратора, информационный вход регистра экспоненты соединен с выходом второго сумматора, входы начальной установки счетчика, регистра сдвига, регистра экспоненты, регистра управления соединены с первым выходом устройства управления, вход сдвига регистра сдвига соединен с вторым выходом устройства управления, информационный выход соединен с выходом второго сумматора, входы записи регистра управления, регистра экспоненты, регистра сдвига соединены с третьим выходом устройства управления, счетный вход счетчика соединен с четвертым вьиодом устройства управления, третий вход которого является шиной начальной установки, а выход регистра экспоненты является выходной шиной.

2. Преобразователь по п.1, о тл и ч а ю шийся тем, что устройство управления выполнено на сдвиговом регистре, генераторе тактов, триггере, двух элементах И, инверторе, 50 вход которого является вторым входом устройства, первым входом которого является вход младшего разряда сдвигового регистра, вход сдвига которого соединен с выходом генератора тактов, вход сброса объединен:. с входом сброса триггера и является третьим входом устройства, первым, вторым и третьим выходами которого являются соответственно первый,вто1520659

Составитель В.Махнанов

Техред Л.Сердюкова Корректор А.Обручар

Редактор И.Шмакова

Заказ 6769/57 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r,Óæãîðoä, ул. Гагарина, 101 рой и третий выходы сдвигового регистра, начиная с младшего разряда, четвертый выход которого соединен с первыми входами первого и второго элементов И, второй вход первого элемента И соединен с выходом триггера, а выход является четвертым выходом устройства, второй .вход второго элемента И подключен к выходу инвертора, а выход соединен с входом разряда сдвигового регистра, следуюшего за младшим его разрядом, и с Т и К входами триггера, С-вход которого подключен к выходу генератора тактов.