Шифратор позиционного кода

 

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах обмена информации. Изобретение обеспечивает формирование позиционного кода на выходах шифратора только во время ввода информации, что повышает надежность работы шифратора. Шифратор позиционного кода содержит элемент 1 задержки, генератор 2 импульсов, элемент 3 запрета, счетчик 4, блоки 5 и 10 памяти, коммутатор 6, блок 7 ввода информации, блок 8 сравнения, регистр 9, дешифратор 11 и блок 12 элементов И. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

PECr1Y5f1HK

А1 (19) (11) (11 g H 04 M 7/04

ОПИОАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGH0MY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4400837/24-24 (22) 30.03.88 .(46) 07.11,89. Бюл ° N 41 (72) Ю,С.Герасимов (53) 621.374 (088.8) (56) Авторское свидетельство СССР

В 1181156, кл . Н 03 М 7/00, 1985.

Авторское свидетельство СССР

Р 1349007, кл, Н 03 M 7/04, 1986. (54) ШИФРАТОР ПОЗИЦИОННОГО КОДА (57) Изобретение относится к вычисли.тельной технике и может быть исполь2 зовано в автоматизированных системах информации. Изобретение обеспечивает формирование позиционного кода на выходах шифратора только во время ввода информации, что повышает надеж-,. ность работы шифратора, Шифратор позиционного кода содержит элемент 1 задержки, генератор 2 импульсов, элемент 3 запрета, счетчик 4, блоки 5 и 10 памяти, коммутатор 6, блок 7 ввода информации, блок 8 сравнения„ регистр 9, дешифратор ll и блок 12 элементов И. 1 ил.

1520671

Изобретение относится к вычисли - тельной технике и может быть использовано в автоматизированных системах обмена информации.

Целью изобретения является повышение надежности шифратора, На чертеже представлена функциональная схема шифратора позиционного кода. 1О

Шифратор содержит элемент l задержки, генератор 2 импульсов, элемент 3 запрета, счетчик 4 импульсов, первый блок 5 памяти, коммутатор 6, блок 7 ввода информации, блок 8 срав- !5 нения регистр 9, второй блок 10 памяти, дешифратор 11 и блок !2 элементов И и имеет выходы 13.

В блоке 5 заранее должна быть записана для хранения программа скремб- 20 лирования в виде информации, некото рой квадратной матрицы, адреса строк которой задаются возможными значениями позиционного кода в счетчике 4, а адреса столбцов — возможными значе- 25 ниями позиционного кода в регистре 9. Инверсный вход считывания (не показан) блока 5 заземлен (на него подан на все время работы шифратора сигнал логического "0"), в пересечении указанных счетчиком 4 и регистром 9 соответственно строки и столбца матрицы имеется значение позиционного кода, формируемого на выходах блока 5. Свойством такой матрицы яв-г ляется то, что в любых ее строке и, столбце расположены все возможные значения выбранного позиционного кода (весь алфавит значений). б

Вместе с тем, в блоке 10 должна быть записана для хранения программа дескремблирования в виде информации квадратной матрицы, адреса строк которой задаются возможными

45 значениями позиционного кода, формируемыми на выходах блока 5, а адреса столбцов — возможными значениями позиционного кода в регистре 9. Свойством этой матрицы является

50 то, что в любой ее ступени, строке и столбце расположены все возможные значения выбранного позиционного кода (весь алфавит значений), а ее содержание однозначно обусловлено содержанием матрицы, хранимой в

55 блоке 5, так, что на выходах блока

10 формируется значение позиционного кода, идентичное в данный момент времени значению позиционного кода в счетчике 4. Инверсный вход- считывания (не показан) блока 10 также заземлен, поэтому на выходах блока 10 имеется значение позиционного кода согласно заданным блоком 10 и регистром 9 адресам соответственно строки и столбца. Число разрядов в регистре

9 равно числу разрядов в счетчике 4..

Дешифратор 11 при появлении разрешающего сигнала на управляющем входе преобразует значение позиционного кода в соответствующее значение унитарного кода, подаваемое на первые входы блока 8, с вторых входов которого еще не снято исходное значение унитарного кода блока 7. Задержка в элементе 1 рассчитана «а время завершения переходных процессов в цепи блок 5 — регистр 9 — блок 12.

При равенстве двух значений унитарного кода на входах блока 8 вырабатывается сигнал совпадения, который используется в качестве управляющего сигнала записи регистром 9. В результате значение позиционного кода с выходов блока 5 перезаписывается в регистр 9 вместо прежнего значения позиционного кода и, одновременно, значение позиционного кода является выходным сигналом шифратора и поступает на его выходы 13 через блок !2, При неравенстве двух значений унитарного кода va входах блока 8 вырабатывается сигнал несовпадения, который является сигналом блокировки для блока 7. В результате предотвращается ввод в шифратор последующей информации, что сигнализирует о факте неправильной работы шифратора.

Следует попытка ввести в шифратор ту же информацию вторично, а при повторном отказе следует анализ работы отдельных блоков шифратора на предмет поиска отказавшего.

Шифратор позиционного кода работает следующим образом.

Генератор- 2 работает непрерывно, при этом на вход счетчика 4 через элемент 3 поступают импульсы. В исходном состоянии все разряды регистра 9 обнулены, а на все информационные входы коммутатора 6 поступают сигналы "0". На выходе коммутатора 6 также присутствует сигнал "0", который, поступая на вход элемента 3, 15206 разрешает прохождение импульсов тактовой частоты на вход счетчика 4.

При вводе информации в шифратор на одном из выходов счетчика 4 ноз никает сигнал "1", что соответствует появлению определенного значения унитарного кода на входах коммутатора 6. Ири совпадении кодовой комбинации, снимаемой со счетчика 4, с кодовой комбинацией, разрешающей прохождение сигнала "i " именно с данного информационного входа коммутатора

6 на его выход, на последнем появляется сигнал "1". Этот сигнал запреща- 15 ет прохождение импульсов тактоной частоты с генератора 2 на вход счет— чика 4, и последний останавливается, принимая значение х " позиционного кода. 20

В ответ на это блок. 5 вырабатыва1 1= 4««0 ет значение z = F (х,z )

1 позиционного кода,где г — значение позиционного кода, подвергшееся скремблиров анию; х * — значение позиционного кода нводимой информации соответствующее адресу строки и хранимое в момент времени t = 1 в счетчике 4; z = — значение нулевой кодо =0 вой комбинации, хранящееся н момент ЗО времени t =, 1 в регистре 9; F .3 двухаргументная функция скремблирования, осуществляемая согласно j-й программе, хранимой в блоке 5 н виде информации матрицы g. .Появление З5

1-, =! ,значения z на выходах блока 5 обусловливает реализацию блоком 10 ф." функции скремблиронания вида х

4-! +=О

= F!!(z,z .),после чего получен- 40 ное значение х+ позиционного кода ф с! преобразуется в значение х . унитарного кода и подается на первые входы блока 8. При этом F обозначает двухаргументную функцию скрембли- 45 рования согласно q-й программе, хранимой в блоке 1 0 в виде информации для которой адресом строки является значение позиционного кода из блока 5, а адресом столбца — значение 50 позиционного кода из регистра 9.

71 6 блока 8. При их равенстве сигнал совпадения„вырабатываемый блоком 8, С=! г обеспечивает запись z из блока э в регистр 9 нместо прежнего в нем значения z 0 . Одновременно значение

z из блока 5 считывается через блок 12 на выходы !3 шифратора.

11ервый цикл (начавшийся в момент времени t = 1) работы шифратора завершается после того, как снимается засечение х блоком 7, т.е. пропа+=! дает сигнал 1 с соответствующего информационного входа коммутатора 6.

Это влечет снятие сигнала запрета для элемента 3, и импульсы тактовой частоты вновь начинают поступать на вход счетчика 4.

Счетчик 4 продолжает работать по своему циклу до момента выдачи первого сигнала "1" на вход коммутатора 6, это приводит к очередной остановке счетчика 4. Тем самым начинается второй цикл (в момент. времени t = 2) н работе шифратора, заключающийся в последовательном прове,! I7 дении операциИ шифрации х из унитарного в позиционный код, скрембли1.2 -! ровании z = F (х, z ), деJ

12 скремблировании х = F (г,г ), =2 дешифрации х из позиционного в унитарный код, сравнении полученного и исходного значений х унитарных кодов между собой, записи

$ сЯ х позиционного кода из блока 5 в регистр 9 или блокировки блока 7.

Третий и все полученные циклы работы шифратора происходят идентично двум первым так, что алгоритм работы при скремблировании описывается рек курентной формулой с1

Р (х Р г )Р

3 ф е! а при дескремблировании — х

$e <

= F+(z, z ), причем взаимосвязь, их программ обуслонливается справедливостью формулы

В блоке 8 происходит сравнение ф,ъ! х, являющегося результатом преобразований "шифрация — скремблиров а55 ние — дескремблиров ание — дешифраI1 ция, с другим исходным значением

+-! х унитарного кода с выходов блока 7 подаваемого на вторые входы

I х =Р сР (Р (z,z ), 1 = 1-! ф -!

z 1 г >

Формула изобретения,;

Шифратор позиционного кода, содержащий элемент задержки, генератор импульсов, выход которого соединен

l520671

Составитель Б.Ходов

Редактор И.1 1емякова Техред Л,Сердюкова Корректор В .Гирняк

Заказ 6770/57

Тираж 62б

Подписное

ВНИКЛИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðîä, ул. Гагарина,10 1 с прямым входом элемента запрета, выход которого соединен с входом счетчика импульсов, выходы которого соединены с первыми входами первого блока памяти и коммутатора, "выход которого соединен с инвертирующим входом элемента запрета, блок ввода информации, выходы которого соединены с вторыми входами коммутатора и с первыми входами блока сравнения, первый и второй выходы которого соединены соответственно с входом уп— равления блока ввода информации и с входом записи регистра, выходы ко- торого соединены с вторыми входами первого блока памяти и с первыми входами второго блока памяти, выходы которого через дешифратор подключены к вторым входам блока сравнения, информационные входы регистра объедине-.

5 ны с вторыми входами второго блока памяти,отличающийсятем, что, с целью повышения надежности, шифратора, в него введен блок элементов И, первый вход которого подключен к второму выходу блока управления, выходы первого блока памяти сое. динены с соответствующими информационными входами регистра и с вторыми входами блока элементов И, выf 5 ходы KoTopoFo являются BbIxopBMH шифратора, управляющий вход дешифратора через элемент задержки подклю чен к выходу коммутатора.

Шифратор позиционного кода Шифратор позиционного кода Шифратор позиционного кода Шифратор позиционного кода 

 

Наверх