Устройство для блокировки информации при включении и выключении электропитания

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении вычислительных систем и устройств, в которых не допускается потеря информации в блоках памяти /ОЗУ/ в моменты возникновения переходных процессов при включении и выключении электропитания. Целью изобретения является повышение достоверности работы устройства за счет фиксации аварии питания при любой блокировке ОЗУ, в том числе и вызванной снижением уровня питания ниже критического, а также за счет повышения помехоустойчивости путем формирования сигнала "сброс" без использования дифференцирования напряжения питания. Цель достигается введением новых связей в устройство, содержащее блок контроля питания, блок фиксации аварии питания, блок питания, блок обращения к памяти, ключ защиты и элемент запрета. Устройство нейтрализует действие переходных процессов при включении питания исходной блокировкой ОЗУ по входу "вызов" и формированием системного сигнала "сброс" с момента автоматической фиксации запитки блока питания и до момента достижения напряжением на выходе блока питания номинального уровня, после чего автоматически сигнал "сброс" снимается, а ОЗУ разблокируется. Устройство в рабочем режиме непрерывно отслеживает состояние системы питания и в момент нарушения ее нормального состояния /снятия внешней запитки блока питания или снижения напряжения на выходе блока питания до уровня ниже критического/, защищает ОЗУ путем автоматической блокировки его входа "вызов" с одновременной фиксацией аварии питания, переводящей вычислительную систему в исходное состояние сигналом "сброс" в привязке к концу очередного машинного цикла. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (ц 4 С 06.F 11/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H AB TOPCHOMV CBMQETEJlbCTB Y

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОП(РЫТИЯМ

ПРИ ГКНТ СССР (21) 4384615/24-24 (22) 25.02.88 (46) 15.11.89.Бюл. № 42 (72) Н.А.Горяйнов и Ю.В.Рираховский (53) 681.326.7 (088.8) (56) Авторское свидетельство СССР № 824214, кл. G 06 F 11/22, 1978.

Авторское свидетельство СССР

¹ 1310825, кл. G 06 F 11/22, 1985. (54) УСТРОЙСТВО ДЛЯ БЛОКИРОВКИ ИНФОРNAIg%I ПРИ ВКЛЮЧЕНИИ И ВЫКЛЮЧЕНИИ

ЭЛЕКТРО ПИТАНИЯ (5 7) Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении вычислительных систем и устройств, в которых не допускается потеря информации в блоках памяти (ОЗУ) в моменты возникновения переходных процессов при включении и выключении электропитания. Целью изобретения— является повышение достоверности ра боты устройства за счет фиксации аварии питания при любой блокировке ОЗУ, в том числе и вызванной, снижением уровня питания ниже критического, а также эа счет повьппения помехоустойчивости путем формирования сигнала

"Сброс" без использования дифференцирования напряжения питания. Цель досИзобретение относится к автомати" ке и вычислительной технике и может .бйть использовано при построении вы.числительных систем и устройств, в которых не допускается потеря инфор2 тигается введением новых связей в устройство, содержащее блок контроля питания, блок фиксации аварии питания, блок питания, блок обращения к памяти, ключ защиты и элемент запрета.

Устройство нейтрализует действие переходных процессов при включении питания исходной блокировкой ОЗУ по входу "Вызов" и формированием системного сигнала "Сброс" с момента автоматической фиксации запитки блока питания и до момента достижения напряжением на выходе блока питания номинального уровня, после чего автоматически сигнал "Сброс" снимается, а ОЗУ разблокируется. Устройство в рабочем режиме непрерывно отслеживает состояние системы питания и в момент нарушения ее нормального состояния (сня,тия внешней эапитки блока питания или снижения напряжения на выходе блока питания до уровня ниже критического), защищает ОЗУ путем автоматической блокировки его входа "Вызов" с одновременной фиксацией аварии питания, переводящей вычислительную систему в исходное состояние сигналом "Сброс" в привязке к концу очередного машинного цикла.

1 з.п. ф-лы, 2 ил. мации в блоках памяти в моменты переходных процессов при включении и выключении электропитания.

Целью изобретения является повьппение достоверности работы устройства.

1522212

На фиг,1 представлена структурно;, функциональная схема устройства; на ,,фиг.2 — диаграммы его работы, Устройство содержит (фиг.1) блок 1 о, питания, блок 2 контроля напряжения

9, блок 3 фиксации аварии питания, блок 4 обращения к памяти, ключ 5 защиты,, элемент 6 запрета и блок 7 оператив ной памяти (ОЗУ) системы. Блок 3 со- 10 держит элементы 8 и 9 И-НЕ,триггер

10, транзисторы 11 и 12, резисторы

13 и 14, конденсатор 15. Блок 4 содержит элемент 16 И и триггер 17.

Элемент 6 запрета содержит. транзис- 15 тор 18 и резистор 19. Ключ 5 защиты состоит из резисторов 20 и 21,нелинейного элемента (стабилитрона) 22, транзистора 23 и резисторов 24-26.

На Фиг.1 обозначены также вход 27 20 сигнала анализа аварии питания, выход

28 начальной установки (установочного сброса), вход 29 обращения к

ОЗУ, входы ЗО н 31 тактов начала и .конца обращения к ОЗУ 7 и шины 32-36 2-"

ОЗУ 7.

Блок 1 предназначен для выработки стабилизированного напряжения основного канала питания ПИТ (например, 5В). Стабилизация напряжения осуществляется с помощью внутреннего импульсного стабилизатора, в который

1 ,включена первичная обмотка импульс ного трансформатора, вторичная обмот,ка которого является вспомогательн.тм выходом блока 1, Наличие или отсу "35

,ствие высокочастотных импульсов

l (20-40 к Гц) на вспомогательном выходе свидетельствует соответс".íåííî о наличии или отсутствии запитки блока 40 1. При этом напряжение на основном ,выходе ПИТ из-за наличия накопительных емкостей соответственно нарастает или спадает экспоненциально, т.е. изменяется с запаздыванием относи- 45, тельно вспомогательного выхода бло-, ка 1.

Блок 2 предназначен для преобразо вания импульсов высокой частоты на входе в потенциал высокого уровня на 50, выходе и представляет собой амплитуд,.ный детектор, например, в виде после довательно включенного полупроводни" кового диода и нагрузки (резистора), шунтированной емкостью. При отсутст вии импульсов на входе блока 2 ка

55 его выходе действует низкий уровень, Блок 3 предназначен для выдачи

,сигнала низкого уровня в качестве сигнала установочного сброса системы, сразу после включения питания, а также сигнала низкого уровня в качестве сигнала оповещения об аварии питания в результате отключения питания блока 1 или блокировки информации

ОЗУ 7. В промежутке между указанными сигналами низкого уровня выдается сигнал высокого уровня как свидетельство нормального состояния питания устройства. Указанные сигналы формируются на прямом выходе триггера 10, состояние которого определяется наличием низких потенциалов (лог.О) на его входах, а именно; — наличие лог. 0 на установочном входе (при любых состояниях входов сброса) определяет запись в триггере 10 лог.1 с высоким потенциалом на выходе;

- наличие лог,1 на всех входах триггера обеспечивает его состояние неизменным; — наличие лог. 0 на любом входе сброса при наличии лог.1 на установочном входе определяет запись в . триггере 10 лог,0 с низким потенциалом на выходе.

Открытое состояние транзистора 12 определяет состояние лог.0 первого входа сброса, что возможно, если транзистор 11 закрыт, а на базу транзистора 12 поступает высокий потенциал через резистор 13, Если высокий потенциал поступает и на базу транзистора 11, то он открывается и зак-рывает транзистор 12, снимая при этом потенциал нуля с первого. входа . сброса.

Потенциальное состояние установочного входа и второго сброса определяется состоянием соответственно элементов 8 и 9 И-F1E. Активно-емкостная цепь на элементах 14 и 15 является элементом задержки, необходимость использования которого связана с возможностью появления случайных сигналов на выходе триггера 10 при нарастании напряжения на шике ПИТ после включения питания, Этим обеспечивается однозначность управления первым входом сброса на время исходной установки триггера 10.

Блок 4 предназначен для выдачи сиг-" нала низкого уровня в качестве ситпапа разрешения обращения. или сигнала высокого уровня в качестве сигнала блокировки обращения.Указанные сигна5 15222 лы под воздействием управляющих входов блока 4 формируются с помощью триггера 17, состояние инверсного вы хода которого определяется наличием, логических уровней на его входах, а именно:

- наличие лог.О на любом входе сброса (при любом состоянии установочного входа) определяет запись в триггере 17 лог.О с.высоким уровнем на инверсном выходе; — наличие лог.1 на обоих входах сброса и лог,О на установочном входе определяет запись в триггере 17 лог.1 с низким уровнем на инверсном выходе; — наличие лог.1 на всех входах.. триггера обеспечивает его состояние неизменным. 20

Ключ 5 предназначен для отслеживания величины напряжения шины ПИТ и обеспечивает на обоих выходах формирование сигналов низкого уровня, если напряжение шины ПИТ ниже величины, 25 требуемой для надежной работы системы, или сигналов высокого уровня,если напряжение шины ПИТ близко к номинальному значению. Указанные выходные сигналы определяются состоянием нели- 30 нейного элемента 22 (например,стабилитрона) и подбором резисторов 20 и

21 входной цепи ключа 5, При значении входного напряжения ниже порогового уровня стабилитрона 22 закрыт; за счет малых токов падение напряжения на резисторе 20 мало; транзистор 23 заперт и препятствует проникновению напряжения со входа ключа 5 íà его выходы, к которым через резисторы 24 и 25 прикладывается низкий потенциал общей шины.

При значении входного напряжения

ПИТ, равном или превышающем заданный пороговый уровень питания, стабилитрон 22 включается, резко возросший ток создает на резисторе 20 падение напряжение, достаточное для отпирания транзистора 23, через который входное напряжение ключа 5 проникает на оба его выхода.

Элемент 6 предназначен для.выдачи сигнала "Запрет" низкого уровня или сигнала Вызов высокого уровня °

Состояние выхода элемента 6 определяется логикой управления, а именно:

- наличие лог.О на управляющем входе элемента б, связанного с его

12 6 выходом непосредственно, однозначно

oHpepеляет сигнал Запрет — наличие лог.1 на базовом входе транзистора 18 обеспечивает открытое состояние транзистора и сигнал "Запрет" на выходе элемента 6; — наличие лог.О на базовом входе транзистора 18 запирает транзистор, а наличие при этом лог.1 на управляю-, щем входе элемента 6 обеспечивает сигнал "Вызов" на выходе.

Блок 7 оперативной памяти с адресными 33 и.информационными 32 входными шинами, информационными выходными шинами 36, а также управляющими шинами 34 "Запись-считывание" и 35

"Вызов" может быть выполнен на стандартных электронных элементах памяти с малым током потребления в режиме хранения информации с использованием дежурного источника питания или на магнитных сердечниках. Однако оба вида ОЗУ требуют блокировки (защиты) от переходных процессов, возникающих в системе при включении-отключении или аварии электропитания, чтобы исключить искажения информации в ОЗУ.

Устройство работает следующим образом.

До включения электропитания ОЗУ

7 заблокировано, так как на его входе 35 действует потенциал общей шины, поступающей с выхода ключа 5 через элемент 6 (фиг.2), т.е. обеспечивается режим "Запрет".

Момент включения электропитания (t, фиг.2) фиксируется появлением импульсов высокой частоты на вспомогательном выходе блока 1 питания, которые в блоке 2 преобразуются в потенциал высокого уровня (И2,фиг.2).

В блоке 3 транзистор 11 закрыт, а транзистор 12, на базу которого через резистор 6 поступает высокий потенциал с выхода блока 2, открывается и обеспечивает уровень лог.О на первом входе сброса триггера 1О (И12, фиг.2).

Напряжение шины ПИТ на основном выходе блока нарастает экспоненциально (И1, фиг.2) и при достижении уровня, минимально необходимого для управления логическими элементами {, фиг.2), вызывает установку последних в исходные состояния, одновременно удерживая ключ 5 также в исходном состоянии, Нулевой потенциал с выхода последнего определяет

1522212 едини и-ое состоя rие выхода элемента .8 И-HE (ИВ, фнг.?) и установочного входа триггера 10,. благодаря чему последний под воздействием упомяну5 того выше нулевого потенциала на входе сброса устанавливается в нулевое исходное состояние, автоматически обеспечивая на выходе 28 сигнал установочного сброса системы (И3,фиг.2) 10 низкого уровня, Этим же сигналом "Сброс " триггер

17 блока 4 устанавливается в нулевое состояние с высокю потенциалом на инверсном выходе, который, попадая через резистор !9 в базу транзистора 18,, открывает последний, чем подтверждает исходное состояние с низким потенциалом ня выходе элемента 6, Напряжение на шине ПИТ, продолжая нарастать., достигает заданного нижнего уровня питания системы (t,ôèã.2), 2 что создает в схеме ключа 5 условия для включения стабилитрона 22 и отпирания транзистора 23. На выходах клю- 25 ча 5 возникает сигпял высокого уровня (И5, фиг„-2), который не изменяет состояния ня входе 3», ОЗУ 7, так как транзистор 18 открыт iс"охраняется режим Запрет" >,, но з т-о в блоке

3 11зменяе г состояние элемента 8 Е-Нч. на нулевое (И8,, фи- .2), так как те перь на обоих его .:*,-.одах действую; сигналы высокого -"-ровня, В результя-TP HB $12òßï0HÎIIíûé вход триггBpB 10

°, 1. поступает сигнал лог„.0„" то однознач-но (независимо от состояния входя сброся) создает на выхоце этого триггера сигнал высокого уровня (И3, фиг 2),, а пали-1ие его ня выходе 28 устройства воспринимается системой как си1 нял включения (режим Пуск

II н1 разрешающий выполнение заданных операций с доступом к информации ОЗУ 7.

С этот:о момента (t фиг.2) устройство переходит в рабочее состояние а имениQ — в блоке 4 снимается активный потенциал лог.0 с входя сброса триг50 гера 17., подготавливая его к восприятию сигналов управл=ния системы по входам 29-31. Доступ к ОЗУ 7 обеспечивается переводом триггера 17 в единичное состояние и зяпирянием транС зисторя 18. При этом на выходе 35 действует высокий потенциал разрешения с выходя ключа 5,„. пос 1упающий через элемент 6 (И5„ И6.:. фиг.?): — B блоке 3 через активно-емкостную цепь 14, 15 открывается транзистор 11, что закрывает транзистор 12, снимая активный потенциал лог.0 с первого входа сброса триггера 10 (И12, фиг,2); — формируемый системой в конце каждого машинного цикла входной сигнал анализа аварии питания (ААП), попадая со входа 27 устройства (И27, фиг.2) на вход элемента 9 И-НЕ, не меняет его единичное состояние, так как на другом входе этого элемента действует нулевой потенциал с выхода элемента 8 И-НЕ, т.е. на втором входе сброса триггера 10 поддерживается сигнал высокого уровня (И9, фиг,2).

Выход системы из описанного рабочего состояния с блокировкой информации ОЗУ обеспечивается устройством в двух случаях: — при снятии (аварии) внешней запитки блока 1 питания (1„,д иг.2); — при возникновении в системе ситуации, вызывающей критическое снижение напряжения шины ПИТ (t<,фиг,2).

В первом случае (авария) момент отключечия запитки блока I (t, фиг,2) фиксируется по исчезновении импульсов высокой частоты на вспомогательном выходе блока 1 и снятии потенциала высокого уровня с выхода блока 2 (И2, фиг,2). В блоке 3 это переводит элемент 8 И-HE в единичное состояние (И8, фиг.2), что освобождает установочный вход триггера 10 от действия активного нулевого потенциала и подготавливает элемент 9 И-НЕ к приходу очередного сигнала АПП системы (И27, фиг.2).

Одновременно напряжение на лине

ПИТ (основном выходе блока 1) начинает спадать экспоненциально,некоторое время удерживаясь в пределах заданного допуска (И1, фиг,2), что сохраняет высокий потенциал на выходе ключа

5 (И5, фиг.2) и работоспособность системы в целом, которая, завершая очередной машинный цикл, формирует на входе 27 сигнал ААП (И27, фиг,2).

В результате в блоке 3 срабатывает элемент 9И-HH (И9, фиг.2),с выхода которого сигнал лог.0 переводит триггер 10 в нулевое состояние (И3, фиг.2) с низким потенциалом на выходе 28 устройства (режим "Сброс" ), чем сообщает системе о факте снятия питания. Блокировка информации ОЗУ 7

1522212 обеспечивается автоматически путем сброса триггера 17 и открытия транзистора 18, На выходе 35 действует сигнал низкого уровня режим "Запрет"

5 (И6, .фиг.2).

При последующем (t, фиг.2) снижении напряжения ПИТ ниже допустимого предела восстанавливается закрытое состояние стабилитрона 22 и транзистора 23, что обеспечивает потенциал низкого уровня на выходе ключа 5 (И5, фиг.2) и подтверждает через элемент 6 блокировку ОЗУ 7, Во втором случае (неисправность по шине ПИТ) высокий потенциал на выходе блока 2 сохраняется (t<,ôèã.2), а напряжение на основном выходе блока 1, снижаясь, достигает критического уровня (t,ÔHã.2), что вызывает запирание ключа 5 (пунктир И5,фиг.2), низкий потенциал с выхода которого блокирует через элемент 6 (пунктир

И6, фиг.2) ОЗУ 7.

С другого выхода ключа 5 низкий 25 потенциал попадает в блок 3, где переводит элемент 8 И-НЕ в единичное состояние (пунктир И8,фиг.2) и подготавливает элемент 9 И-НЕ. Приход очередного сигнала ААП (И27, фиг.2), свидетельствующего об окончании очередного машинного цикла системы, переводит через элемент 9 И-HE (пунктир

И9, фиг.2) в нулевое состояние триггер 10, низкий потенциал на выходе которого (пунктир ИЗ, фиг.2) сообщает системе через выход 28 устройства о наличии блокировки ОЗУ из-за неисправности в шине питания.

4О

Формула изобретения

1. Устройство для блокировки информации при включении и выключении электропитания, содержащее блок конт- 45 роля напряжения, блок фиксации аварии питания, блок обращения к памяти, элемент запрета, ключ защиты и источ-. ник питания, причем первый основной выход блока питания является шиной питания системы и соединен с входом ключа защиты, а второй вспомогательный выход через блок контроля соеди- . нен с первым входом состояния фиксации аварии питания, второй вход состояния и выход которого являются входом и выходом устройства соответственно для задания режима устройства и начальной установки системы, выход блока фиксации аварии питания соединен с входом сброса блока обращения, группа входов которого является группой входов состояния обращения к памяти устройства, а выход соединен с информационным входом элемента запрета, вход управления которого соединен с первым выходом ключа защиты, выход элемента запрета является выходом устройства для подключения к входу разрешения обращения блока оперативной памяти системы,- о т л и ч а ющ е е с я тем, что, с целью повышения достоверности работы устройст-, ва, вход блокировки блока фиксации аварии питания подключен к второму выходу ключа защиты.

2. Устройство по п,1, о т л и— ч а ю щ е е с я тем, что блок. фиксации аварии питания содержит два элемента И-НЕ, два транзистора, два резистора, конденсатор и триггер,причем выход триггера является выходом блока,и соединен через первый резистор с базой первого .транзистора, которая соединена через конденсатор с эмиттерами первого и второго транзисторов и шиной нулевого потенциала питания блока, база второго транзистора соединена непосредственно с коллектором первого транзистора и через второй резистор с первым входом пер-. вого элемента И-НЕ и первым входом состояния блока, коллектор второго транзистора соединен с первым входом сброса триггера, второй вход сброса которого соединен с выходом второго элемента И-НЕ, первый вход которого является вторым входом состояния бло-. ка, установочный вход триггера соединен с вторым входом второго элемента И-НЕ и выходом первого элемента

И-НЕ, второй вход которого является входом блокировки блока.

1522212

sa яви

Составитель В.Вертлиб

Техред Л, Сердюкова Корректор В.Кабаций

Редактор А.Долииич

Подписное

Заказ 6964/46 Тираж 668

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул. Гагарина, 101