Программируемая многоканальная система имитации объекта

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - расширение класса воспроизводимых функций. Программируемая многоканальная система имитации объекта содержит генератор тактовых импульсов 1, блок коммутации 2, каналы 3, блок задания функций 12 и источник опорного напряжения 13. Каждый из каналов 3 содержит управляемый делитель частоты 4, счетчик 5, коммутатор 6, блок памяти 7, цифро-аналоговый преобразователь 8, триггер 9, элемент И 10 и фильтр низких частот 11. Расширение функциональных возможностей достигается за счет реализации следующих режимов работы системы: воспроизведение параллельно-генерируемых сигналов, воспроизведение частотно-модулируемых сигналов, амплитудно-модулируемых сигналов и организация временных запусков каналов системы. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 С 06 .у 1/OO

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H A ВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4307760/24-24 (22) 22.09.87 (46) 15.11.89. Бюл. ¹ 42 (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (72) В.Б.Борисова, Н.И.Маковей и P.À.Ðoìàíåíêî (53) 681.335(088.8) (56) Авторское свидетельство СССР № 596977, кл. G 06 J 1/00, 1976.

Контрольно-измерительная техника. Экспресс-информация, 1979, № 18, с. 19-24.

„„Я0„„3522250 А1

2 (54) ПРОГРАММИРУЕМАЯ МНОГОКАНАЛЬНАЯ

СИСТЕМА ИМИТАЦИИ ОБЪЕКТА (57) Изобретение относится к автоматике и вычислительной технике.

Цель изобретения — расширение класса воспроизводимых функций. Програм,мируемая многоканальная система имитации объекта содержит генератор 1 тактовых импульсов, блок 2 коммутации, каналы 3, блок 12 задания функций и источник 13 опорного напряжения, Каждый из каналов 3 содер1522250

30

50 жит управляемый делитель 4 частоты, счетчик 5, коммутатор 6, блок 7 ггамяти, цифроаналоговый преобразователь 8, триггер 9, элемент И 10 и фильтр 11 низких частот. Расширение функциональных возможностей достигается за счет реализации следующих

Изобретение относится к автоматике и вычислительной технике, в частности к функциональному преобразо- . ванию сигналов, заданных цифровым кодом ординат, и может найти применение в устройствах управляющих вычислительных машин в многоканальных системах программного управления, а также при имитации процесса работы реального объекта.

Цель изобретения — расширение класса воспроизводимых функций.

На фиг. 1 изображена блок-схема системы; на фиг. 2 — 5 — варианты соединения каналов системы (за счет переключений в блоке коммутации для воспроизведения параллельно-генерируемых сигналов (фиг. 2), частотномодулируемых сигналов (фиг.- 3), ампI литудно-модулируемых сигналов (фиг. 4) и органиэации временных задержек запусков каждого канала имитатора (фиг. 5 ))„.

Система содержит генератор 1 так1 товых импульсов, блок 2 коммутации, каналы 3.1-3.N имитатора, управляемые делители 4.1-4.N частоты, счетчики 5.1-5.N коммутаторы 6.1-6Л, блоки 7.1-7.N памяти, цифроаналоговые преобразователи (ЦАП) 8.1-8.N, триггеры 9.1-9.N, элементы И 10.110,N фильтры 11.1-11.N низких частот, блок 12 задания функций, источник 13 опорного напряжения, межблочные связи 14 — 33.

Программируемая многоканальная система имитации о форме воспроизводимой функции для каждого канала в виде кодов с выхода блока 12 задания функций поступает на входы блоков 7. 1 7,N памяти (связь 31).

С выхода блока 12 задания функций на входы коммутаторов 6.1-6.N. и входы блоков 7.1-7.N памяти поступает управляющий сигнал (связь 29), вследствие которого выходы блока режимов работы системы: воспроизведение параллельно-генерируемых сигналов, воспроизведение частотномодулируемых сигналов, амплитудномодулируемых сигналов и организация временных запусков каналов системы.

5 ил.

12 задания функций через коммутаторы 6.1-6.N (связь 28) подключаются к входам блоков 7.1-7.N памяти (связи 20.1-20.N).. B зависимости от номера программируемого канала на одном из выходов блока 12 формируется сигнал, разрешающий запись, который поступает к соответствующим входам блоков 7.1-7.N памяти (связи

30.1-30.N).

На этом цикл записи кода ординаты в заданную ячейку памяти заканчивается. Новый цикл записи; начинающийся после изменения состояния адресных выходов и данных блока 12 записи функций, выполняется аналогично.

В режиме воспроизведения функци9 с приходом сигнала "Сброс" 15 система переводится в исходное состояние. При этом по входам триггеров

9.1-9.N, входам счетчиков 5.1-5.N и входам управляемых делителей 4.1

4.N частоты формируется сигнал, устанавливающий данные устройства в исходное состояние (связь 15).

По снятии сигнала "Сброс" 15 осуществляется перевод системы в режим воспроизведения функций. Сигнал с выхода генератора 1 тактовых импульсов через элементы И 10.1-10.И (связь 14) поступает на счетные входы счетчиков 5.1-5.N (связи 18.118.N). Информация состояния этих счетчиков (связи 19,1-19.N) через коммутаторы 6.1-6,N поступает на соответствующие входы блоков 7.17.N памяти (связи 20.1-20.N), При этом на выходе этих блоков памяти формируются коды записанных сигналов в виде дискретных отсчетов (связи.21.1- 21.N). Длительность участков аппроксимации соседних отсчетов определяется частотой генератора 1 тактовых импульсов.

5 l5

Выходы блоков 7. 1 — 7 „N памяти подключены к соответствующим входам ЦАП

8.1-8.N и входам блока 2 коммутации (связи 21.1-21.N). С выходов цифроаналоговых преобразователей 8.1-8.N напряжение ступенчатой формы поступает на фильтры 11 ° 1 — 11 ° N низких частот соответственно (связи 22.122.N). Аналоговые выходы последних подключены на входы блока 2 коммутации (связи 23.1-23,N) °

Влок 2 осуществляет коммутацию цифровых аналоговых входов/выходов каналов имитационной системы, а также формирует управляющие сигналы в зависимости от выбранного режима воспроизведения имитируемых функций.

Так, по сигналам поступающим с выходов блока 2 на входы триггеров

9.1-9.N соответственно (связи 16.116.N), можно формировать временную задержку между имитируемыми сигналами. Например, если на выход блока

2 поступил сигнал (связь 16.1), то по такту синхронизации с генератора 1 тактовых импульсов триггер 9.1 выдаст сигнал разрешения (связь 14) на вход элемента И 10.1 (связь 17.1), По следующему такту генератора 1 тактовых импульсов формирует сигнал запуска первого канала 3.1 (связь

16.1). Аналогично осуществляется запуск других каналов.

В режиме частотной модуляции сигналов на выходе блока 2 формируется код, определяющий частоту сканирования блоков 7.1-7,N памяти (связи 26).

При этом на выходах управляющих делителей 4,1-4.N в соответствии с ко-. дом формируются сигналы разрешения, которые подаются на входы элементов

И 10.1-10.N соответственно (связи

27.1-27.N).

B режиме амплитудной модуляции на входы цифроаналоговых преобразователей 8.1-8. (N-1) с выходов блока

2 (связи 25. 1-25. (N-1) ) поступают модулируюшие сигналы с N-го канала

З.N (связь 21.N). При этом на выходах цифроаналоговых преобразователей 8.1-8.(N-I) формируются сигналы, модулированные по амплитуде (связи

22.1-22.(N-))), глубина модуляции которых зависит от амплитуды модулируюшего сигнала, а на вход цифроаналогового преобразователя 8„N (связь 25.N) блок 2 подключает

45 шей частоте в режиме записи заносится в канал 3.1, В режиме считывания на выходе канала 3.N формируется код модулирующей частоты, при этом в соответствии с кодом меняется коэффициент деления управляемых делителей 4.1-4.(N-1) частоты, тем самым осушествляется частотная модуляция имитируемых сигналов в соответствии с инструкциями, считываемыми с блока 7„N памяти канала З.N.

При организации режима амплитудной модуляции блок 2 (фиг. 1) соединяет выход источника 13 опорного напряжения (фиг. 4) с входом цифроаналогового преобразователя 8.N (связь 24 со связью 25.N). Аналоговый выход фильтра II.N низких частот, входящего в состав канала 3,N (связь 23.!!), подк>1ючается к входам

2? 250

6 выход источника 3 опорного напряжения (связь 24).

При организации параллельной выдачи сигналов без временного сдвига блок 2 соединяе каналы между собой в соответствии с фиг. 2. При этом выход источника !3 опорного напряжения (связь 24) подключается к входам цифроаналоговых преобразователей

8.1-8.N. Также объединяются входы запуска триггеров 9,1-9.N каналов.

В отличие от описанной схемы (фиг. 1) запуск системы осуществляется одновременно по всем каналам. При этом на выходах каналов формируются коды значений ординат записанных функций, (связи 21.1-2I.N), которые могут быть использовань> пользователем для отображения имитируемых функций на графическом дисплее, а также для вывода инструкций или служебной информации, записанных в память соответствующих служебных каналов. На выходах последних формируются также аналоговые сигналы (связи 23.1-23.N), представляющие собой информационную модель объекта.

При организации режима частотной модуляции имитируемых сигналов блок

2 соединяет блоки в соответствии с фиг. 3. В отличие от предыдущей схемы цифровые выходы блока 7,N памяти, входящего в состав канала З.N имитатора (связь 21,И), подключают ся блоком 2 к входам управляемых делителей 4,1-4.(N-1) частоты, входящих в состав каналов 3. 1-3.(N-I) (связь 26). Информация о модулирую1522250 цйд>роаналоговых преобразователей

8 1-8.(N-l), входящих в состав каналов 3.1-3.(N 1) соответственно. В п оцессе формирования основные функц и в случае такого соединения блок в получаются модулированными по а плитуде N-м аналоговым сигналом.

В режиме организации временных сдвиг в между каналами блок 2 (фиг. 1) соед няет выходы блока 7.N памяти, вход щего в состав канала 3.N с входам запуска триггеров 9.1 9.(N-1} (вязь 16.1.-1б ° (N-1)) (фиг ° 5) °

П ограмма запуска записывается в б ок 7.N памяти. На вход триггера

9.N блок 2 подключает сигнал, разр шающий запуск N-го канала (связь

1 .N) запуск которого осуществля!! т! е ся по снятии сигнала Сброс 15.

Запуск каналов 3. 1-3. (N-1) осущес гвляется при поступлении разрешений апуска в соответствии с программой, аписанной в канале 3.

Блок 2 коммутации может представять собой набор переключателей или цифровых или аналоговых мультиплекоров, блок 12 задания функций предтавляет собой набор переключателей и микро-3ВМ. ормулаиз о 6ретения

Программируемая многоканальная .истема имитации объекта, содержа1 ая источник опорного напряжения, енератор тактовых импульсов, блок

Коммутации и группу каналов, каждый йэ которых содержит управляемый делитель частоты, счетчик, блок памяти и цифроаналоговый преобразователь, причем выход блока памяти каждого канала соединен с цифровым входом цифроаналогового преобразователя того же канала, а управляемые делители частоты каналов подключены счетными входами к Выходу генератора тактовых импульсов, а управляющими входами к цифровому выходу блока коммутации, отличающаяся тем, что, с целью расширения класса воспроизводимых функций, в нее введен блок задания функций, а каждый канал дополнительно содержит триггер, элемент И, коммутатор и фильтр низкой частоты, причем триггер каждого канала подключен тактирующим входом к выходу генератора тактовых импуль10 сов, входом Обнуления — к входу обнуления системы, информационным входом — к соответствующему выходу группы выходов сигналов запуска блока коммутации, а выходом — к первому

15 входу элемента И того же канала, соединенного вторым входом с выходом генератора тактовых импульсов, третьим входом — с выходом управляемого делителя частоты того же канала, а

20 выходом — со счетным входом счетчика того же канала, подключенного Входом обнуления к входу обнуления системы, а выходом — к первому информационному входу коммутатора того же канала, соединенного вторым информационным входом с выходом кода адреса блока задания функций, управляющим входом — с выходом сигнала режима работы блока задания функций, а выходом — с адресным входом блока памяти того же канала, соединенного информационным входом с выходом кода данных блока задания функций, управляющим входом — с выходом сигнала режима работы блока задания !

Г функций, стробирующим входом — с соответствующим выходом группы выходов выбора каналов блока задания функцийэ

G Выходом — с соответствующим ВхОдОм группы цифровых входов блока коммутации, подключенного входами группы аналоговых входов к выходу источника опорного напряжения, и выходом фильтров низких частот каналов, соединенных входами с выходами

45 цифроаналоговых преобразователей тех же каналов, подключенных аналоговыми входами к соответствующим выходам группы аналоговых Выходов блока коммутации.

1522250

1522250

Составитель С, Казинов

Техред Л,Сердюкова Корректор N. Самборская

Редактор М. Петрова

Заказ 6966/48 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35,, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101