Устройство для сопряжения цифровой вычислительной машины с внешними устройствами

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных комплексах. Цель изобретения - повышение достоверности работы устройства. Это достигается введением в каждый блок связи устройства второго элемента НЕ и четвертого элемента И. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ае (11) 15)) 4 G 06 F )3/34

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

fl0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (61) 12) 1744 (21 ) 4386451/24-24 (22) 03.03.88 (46) 23.11.89. Бюл. М 43 (72) Б.Г.Шаров и Б.А,Швед (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Р 1211744, кл. G 06 F 13/34, 1984.

Изобретение относится к вычислительной технике, может быть использовано для сопряжения ЭВМ с магистральной организацией интерфейса, например ЭВМ "Электроника 60" с внешними устройствами, и является усовершенствованием устройства по авт.св. М 1211744.

Цель изобретения — повышение дос— товерности работы устройства.

На фиг,l представлена блок-схема устройства; на фиг,2 — функциональная схема блока прерываний; на фиг.3 — 5 — временные диаграммы работы устройства.

Устройство (фиг.l) содержит процессор 1, канальные шины 2, содержащие группу двунаправленных шин адреса

"Данных КДА", количество которых равно разрядности процессора, шину синхронизации активного устройства

"КСИА", шину ввода данных в ЭВМ

"Кввод", шину вывода данных из ЭИМ во внешнее устройство "Кввод", шину обращения к внешнему устройству "КВУ", 2 (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦИФРОВОЙ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ВНЕШНИМИ

УСТРОЙСТВАМИ (57) Изобретение относится к вычис— лительной технике и может быть использовано в вычислительных комплексах, Цель изобретения — повышение достоверности работы устройства. Это достигается введением в каждый блок связи устройства второго элемента НЕ и четвертого элемента И. 5 ил.

Щ . ину синхронизации пассивного устройства "КСИП", шину требования "КТПР" и шину предоставления прерывания

"KIIIIP", группу приемопередатчиков 3, количество которых равно количеству шин КДА", каждый приемопередатчик

3 содержит передающий 4 и приемный 5 ключи (по отношению к ЭВМ), регистр

6 адреса, первый дешифратор 1 адреса, второй дешифратор 8 адреса, формирователь 9 одиночных импульсов, триггер

10, элемент ИЛИ )), элемент ИЛИ 12, элементы И 13 и )4, элемент ИЛИ 15, элемент 16 запрета, счетчик 17 импульсов, шину )8 тактовых импульсов

"ТИ", элемент И 19, группу 20 шин данных, количество которых равно разрядности процессора, первую 21 и вторую 22 группы адресных шин (произведение количества шин в группе 21 Я на количество шин в группе 22 не должно быть меньше общего количества возможных адресов в устройстве), шину

"Ввод" 23, шину "Вывод" 24, шину 25

tl 1l разрешения формирования сигнала СИП

1524062 группу BIHH "Готовность" 26, количество которых равно количеству возможных внешних прерываний, элементы И 27 и 28, регистр 29 защиты, группу элементов И 30, количество которых равно количеству шин 26, блок 31 прерываний, элемент И 32, элемент НЕ 33, группу элементов И 34, количество которых равно количеству шин 26, группу элементов И 35, количество которых равно разрядности двоичного кода адреса вектора прерывания, k блоков

36 связи, в состав каждого из которых входят регистр 37 приема, регистр 15

38 передачи (по отношению к внешнему устройству), элементы И 39-41, элемент НЕ 42, группа элементов И 43, количество которых равно разрядности .регистра 38 и не превышает разрядности процессора, триггер 44 готовности, группа шин 45 для подачи информации на входы регистра 38, шина 46 для управления записью информации в регистр 38, элемент НЕ 47 и элемент 25

И 48.

Блок 31 прерываний (фиг.2) содержит коммутатор 49, триггеры 50 и

5l элемент И 52, счетчик 53 импульсов, группу входных 54 и группу, выход-30 ных 55 шин, входные управляющие шины 56 и 57, тактовую 58 и выходную

59 шины, Объединение выходов элементов, например, группы элементов И 34 с группой элементов И 43 и группой элементов И 35 на группе шин 20 данных или элементов НЙ 42 и 43 на шине 25 достигается за счет того, что в качестве элементов, выходы которых объеди- 40 няются, применяются, например, ключи с открытым коллекторным выходом и общей нагрузкой или специальные Винные усилители с тремя состояниями: единица, ноль, обрыв, 45

На фиг. 1 изображен один блок 36 связи, но количество их может быть достаточно большим, ограничиваясь количеством возмэжных адресов в ЭВМ и нагрузочной способностью передатчиков 4. Для увеличения коэффициента

- разветвления Ilo выходу передатчиков

4 в качестве входных элементов регистров 37 можно применять КМОП-ключи, которые обладают большим вход— ным сопротивлением и одновременно мо55 гут выполнять роль входных фильтров, повышая тем самым помехоустойчивость обмена информации. В состав блока 36 связи входят регистры 37 и

38 и триггер 44 готовности, хотя в другом конкретно взятом блоке связи отдельных узлов может не быть, Устройство работает следующим образом.

В режиме Ввод" (фиг.3) информация с блока 36, а точнее с регистра

38 передается в процессор 1. Цикл ввода начинается с появления на шинах "КДА" кода адреса выбранного блока 36 и одновременного появления на шине "KBY сигнала, который несет информацию о том, что данный адрес на шинах "КДА" относится к внешнему устройству, Далее (с задержкой порядка 300 нс) на шине "КСИА" появляется сигнал, передний фронт которого воздействует на синхровход триггера

10, на D-входе которого в этот момент времени присутствует сигнал с шины "КВУ",На нулевом входе его присутствует нейтральный потенциал, не влияющий на работу триггера 10. Таким образом информация с D-входа по переднему фронту сигнала с шины "КСИА" переписывается на выход триггера 10, изменяя его состояние. Это изменение потенциала на входе триггера 10 воздействует на вход записи регистра

6 адреса, в который с шин "КДА" записывается код адреса выбранного внешнего устройства, и одновременно разрешающий потенциал подается на стробирующие входы дешифраторов 7 и

8 адреса. Далее (через время поряд— ка 100 цс) с шин "КДА" снимается адрес, очищается шина "КВУ", вырабатывается сигнал на шине "Кввод", сигнализируя о том, что процессор 1 готов принять данные от блока 36 и ожидает поступления сигнала на шине

"КСИП". Одновремейно код адреса с выходов регистра 6 поступает на входы дешифраторов 7 и 8, на выходах которых появляются позиционные коды; соответствующие старшей и младшей частям кода адреса на выходе регистра 6.

Таким образом дешифраторы 7 и 8 осуществляют неполную дешифрацию кода адреса, и поэтому на одной шине из группы 21 шин и на одной шине из группы 22 шин появляются единичные уровни, которые поступают на входы элемента И 39. Совпадение единичных уровней на входах элемента И 39 происходит потому, что в настоящий момент в регистре 6 записан адрес имен5 152 но этого блока 36. С выхода элемента

И 39 единичный уровень поступает на входы элемента И 4! и элемента НЕ 42, Единичный уровень с выхода триггера

10 поступает на вход элемента И 13, на другом входе которого присутству— ет единичный уровень с шины "Кввод", Сигнал с выхода элемента И 13 поступает через шину 23 "Ввод" на первый вход элемента И 41, а также на входы элемента ИЛИ 15 и элемента ИЛИ 11.

На запрещающем втором входе элемента 16 запрета присутствует нулевой уровень с выхода элемента НЕ 42, который разрешает прохождение. импульса с выхода элемента ИЛИ 15 через элемент 16 запрета на вход элемента ИП11 12. Единичный уровень с выхода элемента Н 4! поступает на входы pynnbt элементов И 43, разрешая прохождение информации с выходов регистров 38 на гру.тпy 20 шин данных н далее на входы приемных ключей 5.

Одновременно сигпал с выхода элемента И 41 поступает на вход элемента ЧЕ 47, с выхопа которого нулевой сигнал пс ступает на перь.а вхсд элемента И 48, блокируя появдени на его выходе сигнала з писк в регистр

38. В ре.-;ультате Г ри пос туп..енин из в..ешнего устройства ледующ го слова, содержащего информацх î coeтояпьн внешнего устройства., >а вход р гист— ра 38 и появлении с пенала н;. входе

46 сигнал записи ч ре .истр 38 на выходе элемент» И 48 не формируется и изменение состояния регистра 38 передачи отсутствует.

Единичный уровень с выхода элемента ИЛИ 11 разрешает прохождение информации через приемные ключи 5 на шины "КДА". Едини.:.и Л; ревень с выхода лемента 1 Л1! 12 поступает на установочный вход сче"чик;. 17 импульсов, который находится в нуле«ом с0стоянии под постоянным воздействием нулевого потенциала. Снятие запрета приводит к тому, ч"о четчик 17 начинает считать входные импульсы, непрерывно поступающие на его счетный вход ° Через опрегеле и:ое вре:- я появляе c."t сигнал HQ в о >ом выходе сч тчика 17, а затем на пеpbом егс «ыходе, который соединен с шиной "КСИ;!" °

Процессор 1 принимает "èãíàë с шины

"Кввод". Снятие с и нала с шины

Кввод приводит к закрыванию элемен4062

5 !

О !

20 С . -)

35 !О

50 .J тов И !3 и 41 и далее группы элементов И 43 и группы приемных ключей 5. На установочном входе счетчика 17 появляется нулевой потенциал, пере одящий счетчик 17 в нулевое состояние, снимая сигнал на шине КСИП" и завершая операцию передачи данных.

Процессор снимает сигнал с шины

КСИА". По заданному фронту формирователь 9 формирует короткий импульс, который поступает на установочный вход триггера 10 и переводит его в исходное нулевое состояние, завершая, тем самым, канальный цикл "Ввод".

При окончании цикла Ввод" на вьг ходе элемента И 41 появляется нулевой сигнал, в соответствии с которым осуществляется сброс триггера 44, а на выходе элемента НЕ 48 появляется единичный сиг !ап, разрешающий передачу сиг ала с входа 46 на вход регистра

38 и единичный вход триггера 44.. В результате при наличии на входе 46 сигнала, свидетельствующего о поступлении очередного слова на вход 45> на выходе элемента И 48 формируется сигнал, в,=оответствии с кото ..ым ос:шестз.т:-:е,, ч установка триr l ep;-: 44

: отовн с7I! и закис:.. инфо мации с вх,.„1 5 . регистр 338 передачи. Даль: ейщая ра".1та, стройс гва осуществляется -впало"ично описанному. Б случае неисправности выбран юг i блока 36 или прн его отсутств ш на цпн» -"E наход;гтся едпп;иный уровень или состояние обрыва липин, что приводит к зап— рещение..:рохожд .ния сигнала через элемент 16 запрета на установочный вход счетчика 17. На шине "КСИП" сигнал не формирует"я и (через «ремя пор., ка 10 мкс после выработки сигнала на шине "Кввод") процессор 1 и рехогн, к обслуживания внутгеннего прерывания по ошибке обращения к каналу.

Такрз«образом, достаточно простыми средствами осуществляется контроль наличия (исправности) выбранного внешнего устройства.

В режиме "Вывод" (фиг.4) информация с процессора 1 записывается, например, в регистр 37 блока 36. Цикл вывода информации начинается также с появления на шинах "КДА" кода адреса выбранного блока 36 и одновременного появ.пения на шине КВУ соответствующего сигнала. Ilo переднему фронту сигнала с шины "KCHA" триггер 10 переходит в единичное состоя1524062

1О ние, происходит запись адреса в регистр 6 адреса, и на стробирующие входы дешифраторов 7 и 8 подается разрешающий потенциал, Единичные уровни с выходов дешифраторов 7 и 8 через шины 21 и 22 поступают на входы элемента И 39 выбранного блока 36 °

Процессор 1 снимает адрес с шин пКДА" и очищает шину "КЬУ . Далее процессор 1 помещает на шины "КДА" данные и (с задержкой порядка 100 нс) вырабатывает сигнал на шине Квывод", который через элемент И 14 и через элемент ИЛИ 15 поступает на вход элемента 16 запрета, а также разрешает прохождение информации через группу передающих ключей 4 на груп— пу 20 шин данных. Единичный уровень с выхода элемента И 39 поступает на вход элемента И 40 и выход элемента

НЕ 42, на выходе которого появляет— ся нулевой (разрешающий) потенциал, поступающий через шину 25 на запрещающий вход элемента 16 запрета. Сигнал с выхода элемента ИЛИ 15 через элемент 16 запрета и элемент ИЛИ 12 поступает на установочный вход счет» чика 17, давая ему разрешение на счет импульсов, Через определенное время, регулируемое коэффициентом пересчета счечтика 17,. на первом выходе его появляется единичный уровень, который через элемент И 19 поступает на шину "Вывод" 24 и далее на первый вход элемента И 40. К этому моменту времени на группе шин 20 данных должI пы закончиться все проходные процессы и переключиться KMOII-ключи на входах регистра 37, которые, имея более низкое быстродействие, чем основные элементы, и большое входное сопротивление, допускают значительное удаление внешних устройств без применения специальных кабелей связи, а также значительно увеличивают допускаемое их количество. 11ри удалении внешних устройств KMOII-ключи необходимо такде включать на входах приемных ключей 5, которые соединены с группой

20 шин данных, Изменение потенциала на выходе элемента И 40 разрешает запись информации с шин 20 данных в регистр 37, Затем на первом выходе счетчика

17 появляется сигнал, поступающий на шину "КСИП". Процессор 1, получив этот сигнал, очищает шину Квывод", что приводит к снятию сигнала на

55 шине КСИП", и затем снимает информацию с шин "КДА" и очищает шину

"КСИА". По окончании импульса на шине "КСИА" формирователь 9 вырабатывает импульс небольшой длительности, который возвращает триггер 10 в исходное запрещающее состояние. На этом заканчивается цикл "Вывод".

Контроль наличия блока 36 происхо дит аналогично описанному.

Прерывание программы процессора 1 происходит следующим образом.

Блоки 36 связи, способные вызвать прерывание программы процессора 1, имеют триггер 44 готовности. Переход его в единичное (активное) состояние происходит одновременно с записью информации в регистр 38 по сигналу с шины 46. Единичный потенциал с выхода триггера 44, несущий информацию о том, что блок 36 готов к передаче данных, поступает на одну из шин группы 26 и далее на вход одного из элементов И 30 группы и на вход одного из элементов И 34 группы, Сигналы с разных триггеров

44 готовности имеют разную приоритетность. Наивысший приоритет у сигнала, поступающего на вход первого элемента И 30 из группы, который на фиг,1 изображен сверху, далее сверху вниз приоритетность убывает. Регистр

29 защиты служит для разрешения или запрета прохождения сигналов прерывания от тех или иных триггеров 44 готовности, Для реализации этой функции в регистр 29 защиты в цикле "Вывод" записывается код защиты, который, поступая на вторые входы группы элементов.И 30, разрешает или запрещает прохождение сигналов от триггеров 44 готовности на входы блока 31 прерывания. При полном запрете прохождения всех сигналов через группу элементов И 30 процессор 1 может считать состояние триггеров 44 в цикле

"Ввод" через группу элементов И 34.

Для этого выбирается необходимый адрес, по которому срабатывает элемент И 27, и далее по сигналу на шине Кввод" сигнал с выхода элемента

И 32 разрешает прохождение информации с выходов триггеров на группу 20 шин данных и далее на шины "КДА". Низкий потенциал на выходе элемента

НЕ 33 разрешает формирование.сигнала на шине "КСИП".

9 )524062 I0

21 23 Е5

22 "0 2Б

Если прерывания разрешены, то потенциалы с выходов триггеров 44 поступают на группу входов 54 блока 31 (фиг,2), Далее инициативные сигналы поступают на входы коммутатора 49 °

Триггер 51 находится в разрешающем состоянии, и тактовые импульсы с шины 58 через элемент И 52 поступают

О на вход счетчика 53. Код с выхода счетчика 53 поступает на адресные входы коммутатора 49, который последовательно переключает шины 52 на входы триггеров 50 и 51 . При появлении инициативного сигнала на одном из входов коммутатора 49 этот сигнал в момент равенства счетчика 53 номеру этого входа появляется на его выходе и переводит триггер 51 в запрещающее состояние, а триггер 50 — в единичное состояние, которое поступает на шину

"КТПР". Далее процесс обработки сигнала прерывания происходит аналогично описанному за исключением того, что триггер 51 возвращается в исходное разрешающее состояние по любому сигналу на шине "Ввод" 23.

Формула изобретения

Устройство для сопряжения цифровой вычислительной машины с внЕшними устройствами по авт. св. М 1211744, о т л и ч а ю щ е е с я тем, что,с целью повышения достоверности работы устройства, я каждый блок связи введены второй элемент НЕ и четвертый элемент И, причем вход второго элемента НЕ соединен с выходом третьего элемента И, выход второго элемента

НЕ соединен с первым входом четвертого элемента И, второй вход которого является входом устройства для подключения к управляющему выходу внешнего устройства, а выход связан с единичным входом триггера готовности и входом записи регистра передачи.

1524062

Составитель В ° Вертлиб

Редактор О. Голов ач Техред М. Ходанич

Корректор М.Самборская

Подписное

Заказ 7045/51 Тираж 668

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул, Гагарина, 101