Устройство для воспроизведения аналогового сигнала

 

Изобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительных комплексах, устройствах автоматики и связи как аналоговая линия задержки. Изобретения позволяет повысить точность воспроизведения. Это достигается тем, что аналоговый сигнал преобразуется аналого-цифровым преобразователем 2 в код, который запоминается в оперативном запоминающем устройстве (ОЗУ) 3. Считывание ординат сигнала из ОЗУ 3 осуществляется с задержкой. Для обеспечения высокой точности воспроизведения ординаты сигнала восстанавливаются цифроаналоговым преобразователем (ЦАП) 14. За счет разбиения интервала дискретизации на мелкие деления, равные ступеньке ЦАП 14, обеспечивается высокая точность задержки аналогового сигнала. Для устранения выбросов ЦАП 14 на его выходе включен блок 15 выборки и хранения и сглаживающий фильтр 16. 1 з.п. ф-лы, 2 ил.

ССЮЭ СООЕТСН4Х

РЕСПУБЛИК (> > S U o

А1 (51) ч 11 03 1 1/12

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПС ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4395395/24-24 (22) 22,03.88 (46) 23,11,89, Бн л. II 43 (71) Белс русский госуд .ргтвенный универгитет им. B. I .,Ïåíèíà (72) В.Б,Ямный, А.11,! слов, II,А, Iевко и II .Ч.Чуясов (53) 681 ° 32 (088.8) (56) Авторское гвидетельство СССР

1> 1117667, кл. (06 .Т I/00, 1 8?, Авторское гвидете.и,гтво ((;(,Р и 1107293, кл. t! 03 11 I /12, 1982, 2 (54) УСТГОЙСТВО >1ЛЯ ВОСПРОИЗВЕЛЕ11ИЯ

А11АЛО(ОВОГО СИП1АЛА (57) 11зобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительных комплексах, устройствах автоматики,и связи как аналоговая линия задержки, 11зобретение позволяет повысить точногть воспроизведения. Это достигается тем, что аналоговый сиг-, нал преобразуется аналого-цифровым преобразователем 2 в код> который за1524175 для 1. — 3 ° поминается в оперативном запоминающем устройстве (ОЗУ) 3. Считывание ординат сигнала и ОЗУ 3 осуществляется с задержкой. Для обеспечения высокой точности воспроизведения ординаты сигнала восстанавливаются цифроаналоговым преобразователем (ЦАП) !4. 3а счет разбиения интервала дчскретиэаИзобретение относится к вычислительной технике и может быть использовано в аналого-цифровых вычислительчых комплексах, устройствах автоматики и связи, как аналого-цифровая линия задержки.

Целью изобретения является повышение точности воспроизведения, На фиг.l приведена функциональная схема устройства; на фиг.2— эпюры напряжений в характерных точках блока управления, поясняющие принцип действия устройства, Устройство содержит входную шину 1, аналого-цифровой преобразователь (АЦП) 2, оперативное запоминающее устройство (ОЗУ) 3, инвертор 4, счетчик 5, сумматоры 6 и 7, регистры

8-11, вычитатель 12, мультиплексор

1 3 цифроаналоговый преобразователь

I (ЦАП) 14, блок 15 выборки и хранения, сглаживающий фильтр 16, выходную шину 17, и элементов И 18, шину 19 задания цифрового кода грубой задержки аналогового сигнала, счетчик-регистр

20, триггер 21, блок 22 управления, который содержит генератор 23 тактовых импульсов, триггер 24, элемент

25 задержки, элементы ИЛИ 26 и 27, формирователь 28 импульсов, элемент

И 29, элементы ИЛИ-HE 30 и 31, счетчик 32, дешифратор 33, коммутатор 34, -шину 35 задания кода точной задержки аналогового сигнала, шину 36 Сброс, входы 37-40,блока 22, выходы 41-48 б ка 22 выход 49 элемента 25, выход ло °

50 формирователя 28.

На фиг,2 представлены эпюры 37-50 сигналов на входах и выходах бло ка 22 и его элементов, 55

Устройство работает следующим образом, Для задания определенной задержки аналогового сигнала устанавливают ции на мелкие деления, равные ступеньке ЦАП 14, обеспечивается высокая-точ- ность задержки аналогового. сигнала, Лля устранения выбросов ЦАП 14 íà его выходе включены блок 15 выборки и хранения и сглаживающий фильтр 16. 1 з и, ф-лы, 2 ил. ( код грубой задержки t по шине 19 и код точной задеРжки АГ.з по шине 35, при этом суммарная эадержка 1 *, определяемая этими кодами, равна „*, - (N+1) „ „+ ИА -2 (, ) ! 4 1 <2 ° где N — число, соответствующие r py бой задержке ° представлен ное по шине 19 в виде дополкительного двоичного числа, причем N может изменяться от

0 до Qe где Q — объем ОЗУ 3, t д — время между двумя выборками аналогового сигнала в АЦП 2, m — коэффициент пересчета счетчика 32 (или количество выходов дешифратора 33); — двоичное число, соответствующее коду точной задержки, устанавливаемое по шине 35, причем i может изменяться от

1 до т.

Минимальная задержка аналогового сигнала в устройстве равна (1+2/m), (3)

При суммировании в сумматоре 7 двух чисел — адреса ОЗУ 3 ячейки, в которую записывается текущая выборка, и числа N получаем на выходе сумматора 7 двоичный код адреса ОЗУ 3, смещенный влево.

Таким образом осуществляется грубая задержка аналогового сигнала, так как очередная выборка аналогового сигнала, преобразованная AIIII 2, записывается в М; ячейну ОЗУ 3, а считы5 1 >241 ванне осуществляется иэ М1-N ячей1 ки ОЗУ 3.

Для осуществления точней задержки аналогового сигнала интервал между

1 двумя выборками АЦП разделен на ш интервалов (m=2, где р - количество

P разрядов счетчика 32), Если количество разрядов АIП! равно 1с, то количество разрядов сумматОра 6, регистра 8 должно быть k+p, КО личество разрядов ЦАп !4 может быть равно 1с, тогда р младших разрядов регистра 8 не подключан>тся к IIAII. Fcprr количество разрядов ЦАП 14 больше, чем k, то этн дополнительные разряди< подключаются к младшим разрядам регистра 3, а при количестве разрядов

IIAII, равном k+p, все р младшие разряды ЦАП 14 подключаются к младшим разрядам per истра 8, Дополнительные разряды IIAII уменьшают погрешность квантования при линейной интерполя20 ла осуществляется эа сче информация, записанная н переписываетc ÿ в регrr< Iр торой эа;Сс ржкой: т того, что регистр 11, 9 с некоi-1

Дг = (— --) с

Э<<Де Р Ш АЦII (4) для 1 3, для 1 1 2, Зту зал< ржку Обеспечивает счетчик

32, дешифр 11 Ор 33 н коммутатор 34, на втОрую ГруTIIIv вхОлон кОтОВОгo ПОдяс т 4р ся число i в виде двончногo кола От шинн 35.

11ачинает работа TI уcòðoII<.òâo с пОII fI дачи короткого импульса Сброс на шину 3< ° при этОм в c . Ieт

20 записывается число 11 с шины 19, триггер 21 устанавливает< я в состояние "0", на его як<ходе также 0, что приво, ит к Обнуленню pPr истров

8-11, Генератор 23, триггс.р 2-4 и счс т- 50 чик 32 также сбрасываются ° поэтому на первом выходе генератора 23 — логическая 1 и блок 15 находится в режиме выборки ° Так как в регистре

8 записан "0", то на выходе IIII 14, на выходе блока 15, на выходе сглаживающего фильтра 16 и шине 17 устройства — также ноль. AIIII 2 по импульсу "Сброс" находится в режиме выбррции, Точная задержка аналогс1ного сигна- 25 ки аналогового сигнала, так как триггер 24 сброшен в "0".

Первьй отрицательный перепад с первого выхода генератора 23 через элемент ИЛИ 26 устанавливает триггер

24 в состояние "1", что приводит к эазапуску АЦП 2 на преобразование nep1t 11 вой выборки аналогового сигналя 1 в цифровой код, Через время, равное времени преобразования АЦП (t -t ), на выходе АЦП 2 "Конец преобразования появляется импульс, который устанавливает по второму установочному

I I 11 входу триггер 24 в состояние 0

Во время первого преобразования на управляющие входы регистра 8 и .блока

15 поступают импульсы, которые вырабатываются генератором 23, однако на выходе регистра 8 информация не изменяется так как присутствует сигнал

"Сброс с выхода триггера 21, поэтому на выходах ЦАП 14, блока 15 и шине

17 — нулевое напряжение, Каждый положительнь<й перепад с первого выхода генератора 23 переключают счетчик 32 в новое состояние °

Первый положительный перепад íà RII ходе инвертора 4 (время t7) переключает счетчик 5 в новое состояние, например И счетчик-регистр 20 в новое

coc ToIIrIIIP Идс„+1, гДе N*oII - Дополнение к N (N =N+1), Если дополнительньп»

Д

Перпл положительный перепад с выхода инвертора 4, задержанный элементом 25 (может быть Одновибратор, длнтсльность импульса которого равна

t>-t>), запускает в момент С„ формирона.ель 28, который вырабатывает импульс длительностью t> -С . Для нормальной работь< схемы необходимо, чтобы интервал времс"ш tq t7 был меш,IIIP половины периода следования импульсов генератора 23, а также чтобы длительность импульса t -С была Ir< мс.ньme требуемой для импульса 0I, конкретного Оперативного запоминающегo устройств а. Ллительнос ть задержк и должна быть в пределах требуемой задержки между сменой адреса в ОЗУ 3 и подачей импульса СЕ при записи информации в ОЗУ, 1524175

При далънейвем . поступлении импульсов (второй, третий и т.д. такты преобразования АЦП) с выхода инвертора 4 на счетчик 5 и счетчик-регистр

20 состояние на вине 17 не изменяется и соответствует нулевому напряжению до тех пор, пока счетчик-регистр

20 не переполнится, Это происходит через N импульсов, где N - число, кото-lð рое устанавливается по шине 19, При состоянии "l" на выходе триггера 21 в регистры 11 и 8-10 может записываться информация по информационным входам при наличии положительного перепада на их управляющих входах.

Таким образом, осуществляется грубая начальная задержка аналогового сигнала.

После устанбвления.первого тригге- 20 ра 21 в состояние "1", и когда, например NO> то во время t« произойдет чтение ячейки И иэ ОЗУ 3 (зто код первой выборки аналогового сигнала). Если N=N, то также после уста- 25 новленин первого триггера 21 в состояние 1", только во время п +N; произойдет чтение ячейки М и ОЗУ 3 (ячейка в которую записан код первой выборки аналогового сигнала), Ro вре- 30 мя t +И t >4 в регистр 11 записыва1 ется код первой ординаты аналогового сигнала, а в регистры 8-10 все еще записывается "0", так как все регистры — синхронные и имеется задержка распространения сигнала от входа к выходу, В момент времени t< сигналом с выхода элемента 31 информация о первой выборке переписывается в регистр 40

9. Если 1 -2, то t g < t

t > + »q, что отражено в выражениях 1 (1), (2), (4) и (5), 45

После записи информации о первой выборке в регистр 9 (например, числа А ) в первом 8 и третьем 10 регистрах будет храниться "О", поэтому на выходе вычитателя 12 появится число А<-О=А, Это число подается на младшие разряды сумматора 6, Сумматор 6 и регистр 8 представляют собой накапливающий сумматор, в котором с каждым тактом от генератора 23 добавляется число, установленное на выходе вычитателя 12, т.е. на выходе регистра 8 имеем последовательный во времени ряд чисел А, 2А,, 3А, 4А, и т,д, до (ш-1)А

Так как число А подается на младшие разряды сумматора 6 и смещено на р разрядов, то по отношению к старшим разрядам (всего у сумма ора и первого регистра k+p разрядов) также смещение эквивалентно делению числа

А íà m. Тогда, если условно поставить запятую между старшими k разрядами и младшими р разрядами, число на выходе регистра 8 после (тп-1)-ro импульса от генератора 23 будет равно (m-1)А /m. В следующий период генератора 23 мультиплексор 13 подключит регистр 9 к информационным входам регистра 8, Так как регистр 9 имеет

k разрядов, то они передаются к старшим разрядам регистра 8, а на младшие разряды мультиплексора 13 подается логический "О", TIoýòoìó по положительному перепаду с второго выхода генератора 23 в старшие k разряды регистра 8 записывается число А а в младшие р разряды — О, т ° е, число на выходе регистра 8 увеличивается на А

8 включен 11ЛП 14, то на его выходе и на выходе устройства наблюдается ступенчато-пилообразное напряжение с величиной ступеньки, пропорциональной

Л„ /m, а начало этого ступенчато-пилообразного напряжения задержано по отношению к пуску устройства на время, определяемое выражениями (1) и (2) и зависящее от N u i (кодов грубой и точной задержки аналогового сигнала) .

К моменту перезаписи информации из регистра 9 в регистр 8 через мультиплексор 13 в регистр 11 переписывается следующая выборка «налогoBol сигнала, поэтому эта информация переписывается в регистр 9, а в регистр 1О переписывается предыдущая выборка, На выходе вычитателя 1? появляется разность первой и второй выборок. В следующий интервал t „ от момента смены информации в реги.трах 9 и 10 на выходе регистра 8 снова иаблодается ступенчато-пилообразное напряжение с величиной ступеньки, равной (А -А,)/m, Таким образом, и» шине 17 устройства восстанавливается входной аналоговый сигнал с зала«ной задержкой, причем дискретн сть за,це1и.и меньше, чем у известного усср »ic òâ« в m раз., 1h

Величина ступеньки между соседними выборками также меньше по сравненик г известным устройством, Уменьшение величины ступеньки приводит к уменьше5 нию погрешности восстановления аналогового сигнала, а при заданной погрешности такое качество устройства можно испольэовать для того, чтобы уменьшить количество выборок на определен- ip ный интервал сигнала, что при заданном и равном с известным объеме ОЗУ приводит к увеличению задержки аналогового сигнала и увеличению точности уставки задержки эа счет уменьшения ее дискретности.

Восстановленный ступенчато-пилообразный аналоговый сигнал, проходя блок 15, дополнительно фильтруется за счет отключения выхода от входа в блоке 15 во время переходного процесса ЦАП 14. Далее этот ступенчато-пилообразный сигнал сглаживается фильтром !

6 для уменьшения высокочастотных шумов и подводится к шине 17 устройст- 25 ва.

Включение элемента 25 задержки и формирователя 28 импульсов необходимо для формирования записывающего импульса CF. в ОЗУ 3 (фиг.2),. С помо цью 30 элемента 27 и элемента 28 формируется полный сигнал (;F. для записи информации в ОЗУ 3 и чтения ее из ОЗУ, Ф о р м у л а и э о б р е т е н и я

1, Устройство для воспроизведения аналогового сигнала, содержащее аналого-цифровой преобразователь, первый вход которого являетсн входной ши40 ной, выходы соединены с соответствующими входами данных оперативного запоминающего устройства, мультиплексор, информационные выходы которого соединены с соответствующими информационными входами первого регистра, выходы которого соединены с соответствующими входами цифроаналогового преобразователя, два счетчика, три элемента И, триггер, о т л и ч а ю щ е е с я тем, 50 что с целью повышения точности воспроизведения, в него введены блок управления, вычитатель, блок выборки и хранения, сглаживающий фильтр, два сумматора, инвертор, и-3 элементов И, 55 второй, третий и четвертый регистры, один из счетчиков выполнен в виде счетчика-регистра, при этом выходы оперативного замыкающего устройства через последовательно соединенные второй, третий и четвертый регистры, вы.итатель, первый сумматор соединены с информационными HxoJlBìï мультиплексора, вторые информационные вхсды мультиплексора и первого сумматора являются шиной логического нуля, третьи информационные входы мультиплексора объединены соответственно с вторыми информационными входами вычитателя и первыми информационными входами четвертого регистра, третьи информационные входы первого сумматора объединены соответственно с входами цифроаналогового преобразователя, выход которого соединен с информационным входом блока выборки и хранения, выход которого соединен с входом сглаживающего фильтра, выход которого является выходной шиной, выход "Конец преобразования" аналого-цифрового преобразователя соединен с первым входом блока управления, второй, третий и четвертый входы которого объединены с управляющим входом счетчика-регистра, первым установочнь.м входоМ триггера и являются ниной Сброс, счетные входы счетчика-регистра и счетчика объединены с пятым входом блока управления и соединен с выходом инвертора, вход которого объединен с входом записи-чтения оперативного запоминающего устройства, первыми входами п элементов И и соединен с первым выходом блока управления, вто— рой и третий выходы которого соединены соответственно с управляющими входами оперативного запоминающего устройства и аналого-пифрового преобразователя, адресные входы оперативного эапо инаюшего устройства соединены с соотвpòñтвующими выходами второго сумматора, первые и вторые входы которого соединены соответственно с выходами счетчика и и элементов И, вторые входы которых объединены с сооTBетствующими информационными входами счетчика-регистра и являются шиной задания кода грубой задержки аналогового сигнала, выход счетчика-регистра соединен с вторым установочным входом триггера, выход которого соединен с входами "Сброс" первого, второго, третьего и четвертого регистров, управляющие входы первого и второго регистров соединены соответственно с четвертым и пятым выходами блока управления, шестой выход кото152417

33-t

tt3

ФО

33-2

33-3

33 Ф

33-3

33-6

332

ГКЧ2

ФУ

S0 ф3

tt2

37

tt tt Й3ttts

4 с1 tgtn

tI tii

С3

Фив 2

Составитель А.Титов

Редактор H,Ïåòðàí Техред М.Моргентал Корректор С,Иенкун

Заказ 1701 Тираж 675 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 рого соединен с управляющими Входами третьего и четвертого регистров, седьмой и восьмой выходы блока управления соединены соответственно с управляющи5 ми входами мультиплексора и блока выборки и хранения, шестые вкоды блока управления являются шиной задания кода точной задержки аналогового сигнала. 10

2, Устройство по п, 1, о т л и ч аю щ е е с я тем, что.блок управления выполнен на последовательно соединенных элементе задержки, формирователе импульсов, первом элементе ИЛИ и элементе И, а также двух элементах

ИЛИ-НЕ, триггере, втором элементе ИЛИ, счетчике, дешифраторе, коммутаторе и генераторе тактовых импульсов, вход которого является вторым входом бло- 20 ка, первый выход соединен со счетным входом счетчика, первыми входами второго элемента ИЛИ, первого и второго элементов ИЛИ-HE и является восьмым выходом блока, второй выход генератора тактовых импульсов является четвертым выходом блока, вход элемента saдержки является пятым входом блока, второй вход первого элемента ИЛИ объединен с вторым входом второго эле- 30

5 12 мента ИЛИ, первым входом первой группы входов коммутатора, соединен с первым выходом дешифратора, который явля1 ется перным выходом блока, нторой вход элемента И объединен с вторым входом первого элемента ИЛИ-HF. вторым входом первой группы входов коммутатора и соединен с вторым выходом дешифратора, остальные выходы которого соединены с соответствующими входами первой группы входов коммутатора, нторая группа входов которого является местными входами блока, а выход коммутатора соединен с вторым входом второго элемента 1ГЛИ-HF. и является седьмым выходом блока, входы дешифратора соединены с соответствующими Bhlxo дами счетчика, вход сброса которого является четвертым входом блокq, внход второго элемента ИЛИ соединен с первым установочным входом триггера, второй и третий установочные входы которого являются соответственно первым и третьим входами блока, а выход триггера является третьим выходом блока, ньмоды элемента Н, первого и второго элементов ПЛ1 -HE являются соответст-. венно вторым, пятым и шестым выходамн блока,

Устройство для воспроизведения аналогового сигнала Устройство для воспроизведения аналогового сигнала Устройство для воспроизведения аналогового сигнала Устройство для воспроизведения аналогового сигнала Устройство для воспроизведения аналогового сигнала Устройство для воспроизведения аналогового сигнала 

 

Похожие патенты:

Изобретение относится к информационно-измерительной технике и предназначено для выполнения аналого-цифрового преобразователя

Изобретение относится к измерительной и преобразовательной технике и может быть использовано для измерения динамических характеристик цифроаналогых преобразователей

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством

Изобретение относится к электроизмерительной технике и может быть использовано для измерения действующего значения высокочастотных сигналов

Изобретение относится к импульсной технике и касается задач построения специализированных аналого-цифровых преобразователей

Изобретение относится к вычислительной технике и может быть использовано в цифровых измерительных системах, устройствах предварительной обработки и ввода аналоговой информации в цифровые вычислительные машины

Изобретение относится к информационно-измерительной технике и может быть использовано в цифровых вольтметрах и регистраторах

Изобретение относится к измерительной технике и может быть использовано для цифрового измерения линейных и угловых перемещений элементов следящего привода станков, подвижных частей приборов и т.п

Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования угла поворота вала в код

Изобретение относится к приборостроению и измерительной технике и может быть использовано для контроля динамических параметров и измерения времени преобразования быстродействующих аналого-цифровых преобразователей (АЦП) при серийном производстве

Изобретение относится к аналого-цифровым преобразователям (АЦП) и измерительной технике и может применятся при измерениях в машиностроении

Изобретение относится к устройствам сопряжения аналоговых и цифровых сигналов, а именно к аналого-цифровым преобразователям уравновешивающего типа, и может быть использовано для обработки электрокардиограмм, электроэнцефалограмм, а также других аналоговых сигналов в медицине и других отраслях науки и техники

Изобретение относится к контрольно-измерительной технике и предназначено для автоматизации измерения и контроля различных неэлектрических величин, которые могут быть преобразованы из энергии внешнего источника одного вида в энергию электрическую, используемую в системах сбора и обработки данных и в системах управления, работающих в реальном масштабе времени измерения

Изобретение относится к контрольно-измерительной технике и предназначено для автоматизации измерения и контроля различных неэлектрических величин, которые могут быть преобразованы из энергии внешнего источника одного вида в энергию электрическую, используемую в системах сбора и обработки данных и в системах управления, работающих в реальном масштабе времени измерения

Изобретение относится к электротехнике и может быть использовано для автоматизации управления реверсивными электроприводами протяженных конвейеров возвратно-поступательного движения

Изобретение относится к способу обработки цифровых сигналов, а точнее к процессам и схемам преобразования аналоговых сигналов в цифровые представления этих аналоговых сигналов

Изобретение относится к измерительной технике и может быть использовано в системе преобразования сигнала из аналоговой формы в цифровую

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством
Наверх