Цифровое устройство для обработки информации частотных датчиков

 

Изобретение может быть использовано в информационно-измерительной технике. Цель изобретения - повышение точности измерений, что достигается введением запоминающего устройства 7, в которое заносятся калибровочные коды, учитывающие начальный разброс частот датчиков. Измерение частот датчиков осуществляется непрерывно измерительными каналами 4-N, данные из которых поступают в блок 6 вычислений, в котором вычисляются истинные значения частот датчиков с учетом начальных условий и нестабильности задающего генератора 1. Устройство также содержит формирователь 2 эталонных интервалов, блок 3 управления, шину 5 данных, шину 8 выбора измерительного канала, распределитель 9. 2 з.п. ф-лы, 6 ил.

СОЮЗ СОВЕТСКИХ сОциАлистичесних

РЕаЪБ ЛИК (19) (!1) А1

<511 4 G 01 R 23/1О

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И 07НРЦТИНМ пРи Гкнт сссР

Н ASTOPCHOMV СВИДЕТЕЛЬСТВУ

1 (21) 4331881/24-21 (22) 02. 10.87 (46) 30.11.89. Бюл. 9 44 (72) M.À.Êàñaìoâ и И.С.Фридман (53) 621.3(088.8) (56) Авторское свидетельство СССР

И 1308922, кл. G 01 R 23/10, 18.09.85) (54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ ЧАСТОТНЫХ ДАТЧИКОВ (57) Изобретение может быть использовано.в информационно-измерительной технике. Цель изобретения — повышение точности измерений, что достигается

2 введением запоминающего устройства

7, в которое заносятся калибровочные коды, учитывающие начальный разброс частот датчиков. Измерение частот датчиков осуществляется непрерывно измерительными каналами 4-п, данные из которых поступают в блок 6 вычислений, в котором вычисляются истинные значения частот датчиков с учетом начальных условий и нестабильности saдающего генератора 1. Устройство также содержит формирователь 2 эталонных интервалов, блок 3 управления, шину 5 данных, шину Я выбора измерительного канала, распределитель 9.

2 з ° ï. ф лы, б ил. 1525609

Изобретение относится к измерительной технике .и мажет быть исйользовано

1 при построении .генераторов опорной частоты в информационно-измерительной технике.

Целью изобретения является повыше+ ние точности измерения.

На фиг. 1 представлена функциональ-! ная схема предлагаемого устройства; на фиг. 2 — функциональная схема блока управления; на фиг. 3 — функциональная схема блока вычислений;на фиг. 4функциональная схема распределителя; на фиг.5 — функциональная схема форми-15 рователя импульсов управления, на фиг. 6 — временные диаграммы работй устройства.

Устройство (фиг. 1) содержит задающий генератор 1, формирователь 2 sTà 20 лонного интервала, блок 3 управления, измерительные каналы 4-1,...,4-п, шину 5 данных, блок 5 вычислений, запоминающее устройство 7, шину 8 выбора измерительного канала, распределитель .25

9.

Выход задающего генератора 1 сое-. динен с входом. формирователя 2 и первыми входами измерительных каналов

4-i и блока 3 управления. Выход фор-! .;мирователя 2 соединен с вторыми входа-, ,ми блока 3 управления и измерительI ° ных каналов 4-i. Первый выход блока 3 управления соединен с первым входом блока 6 вычислений, выход которого соединен с первым входом распределителя 9. Второй выход блока 3 управления соединен с первым. входом запоминающего устройства 7 и с вторым входом распределителя 9, выход которого через шину 8 соединен с третьими входами измерительных каналов и вторым входом запоминающего устройства 7. Выходы измерительных каналов

4-i и выход запоминающего устройства через шину 5 данных соединены с вторым входом блока 6 вычислений. Частотные датчики соединяются с третьими входами измерительных каналов 4-х.

Блок 3 управления (фиг. 2) содержит счетчик 10, элемент HE 11, счетчик 12 адреса, регистр 13 сдвига, элемент НЕ 14, регистр 15 сдвига, элемент ИЛИ 16, элементы НЕ 17-20.

Выход первого разряда счетчика i0

55 является одним из первых выходов блока 3. Выход последнего разряда счетчика 10 соединен с тактовым входом регистра 13 и через элемент НЕ 14, с тактовым входом регистра 15,Тактовый вход счетчика 10 является первым входом блока 3. Выходы регистра 13 соединены с соответствующими входами элемента ИЛИ 16 и с входами элементов

НЕ 17-19, выходы которых являются первыми выходами блока 3. Выход элемента ИЛИ 16 соединен с Р-входом регист- ра 15, выход первого разряда которого соединен с D-входом регистра 13 и входом элемента НЕ 20, выход которого является одним из первых выходов блока 3. Выходы счетчика 12 являются вторыми выходами, а тактовый вход счетчика 12 одним из первых выходов блока 3. Вход элемента BE 11 является вторым входом блока 3. Выход элемента НЕ 11 соединен с тактовым входом счетчика 12.

Измерительный канал 4-i (фиг. 1) содержит вход 21 формирователя 22 импульсов управления, счетчики 23 к 24, регистры 25 и 26.

Первый выход формирователя 22 соединен со .счетным входом счетчика 24, установочный вход которого соединен с установочным входом счетчика 23 и соединен с вторым выходом формирователя

22. Третий выход формирователя 22 соединен с входами разрешения записи регистров 25 и 26, выходы которых являются выходами измерительного канала

4-i. Выходы счетчиков 23 и 24 соединены с входами соответственно регистров 25 и 26, входы выбора микросхем которых являются третьими входами измерительного канала 4-i.

Первый, второй входы формирователя 22 являются соответственно первым, вторым входами измерительного канала 4-i. Счетный вход счетчика 23 соединен с третьим входом фор" мирователя 22 и является четвертым входом измерительного канала.

Блок 6 вычислений (фиг. 3) содержит регистр 27 адреса, программируемое постоянное запоминающее устройство (ППЗУ) 28, арифметическое устройство 29, двунаправленные ключи 30, мультиплексор-демультиплексор 31, триггер 32, элементы И-НЕ 33-35.

Выходы регистра 27 соединены с адресными входами ППЗУ 28, первая группа выходов которого соединена с первыми входами арифметического устройства 29, вторые входы-выходы которого являются вторьпи входами блока

6. Вторая группа выходов ППЗУ 28 сое5 1525609 динена с соответствующими входами параллельной записи информации, начиная с первого разряда, регистра 27, вход нулевого разряда которого соединен с выходом мультиплексора"демуль5 типлексора 31, адресные входы которого соединены с третьей группой выходов

ППЗУ 28, четвертая группа выходов которого соединена с входами управления 10 двунаправленных ключей 30, входы которых являются первыми входами блока

6. Выходы двунаправленных ключей 30 соединены с соответствующими входами синхронизации арифметического устрой- 15 ства 29, третья группа входов-выходов которого соединена с информационными входами мультиплексора-демультиплексора 31. Пятая группа выходов ППЗУ 28 является выходом блока 6. Тактовый 20 вход регистра 27 соединен с выходом элемента И-НЕ 34, первый вход которого соединен с выходом элемента И-НЕ 33, а второй вход — е выходом элемента

И-НЕ 35. 25

Первый вход элемента И-НЕ 33 соединен с тактовым входом триггера 32 и является одним из первых входов блока б. Второй вход элемента И-НЕ 33 соединен с прямым выходом триггера 30

32 и с входом разрешения записи регистра 27. Инверсный выход триггера 32 соединен с первым входом элемента

И-НЕ 35, второй вход которого и Dвход триггера 32 являются соответству" ющими первыми входами блока 6.

Распределитель 9 (фиг. 4) содержит мультиплексоры-демультиплексоры 36, 37-1,..., 37-и. Адресный вход мультиплексора-демультиплексора 36 является щ первым входом распределителя 9. Информационные входы мультиплексора-демультиплексора 36 соединены с общей шиной, а выходы соединены с информационными входами соответствующих мультиплексоров-демультиплексоров 37-1,...,37-п, выходы которых являются выходами распределителя 9. Адресные входы мультиплексоров-демультиплексоров 37-д являются вторыми входами распределителя 9. . Формирователь. 22 импульсов управления (фиг. 5) содержит триггеры 38 и 39, регистр 40 сдвига, элементы

НЕ 41 и 42, элемент И-НЕ 43, элемент

НЕ 44, элементы H-HE 45-47, элемент

И 48.

Прямой выход триггера 38 соединен с D-входом триггера 39 и с гервым входом элемента И-НЕ 43, второй вход которого соединен с инверсным выходом триггера 39. Выход элемента И-НЕ 43 через элемент НЕ 44 соединен с информационным входом регистра 40, выход первого разряда которого соединен с первыми входами элементов И-НЕ 45 и

47. Выход второго разряда регистра 40 соединен с первым входом элемента

И-НЕ,46 и через элемент НЕ 41 с вторым входом элемента И-НЕ 45. Выход третьего разряда регистра 40 через элемент НЕ 42 соединен с вторыми входами элементов И-НЕ 46 и 47. Выход элемента И-НЕ 47 соединен с первым входом элемента И 48, второй вход которого соединен e D-входом триггера

38 и является вторым входом формирователя 22. Третий вход элемента И 48 соединен с тактовым входом регистра

40 и является первым входом форьжравателя 22. Тактовые входы триггеров

38 и 39 объединены и являются третьим входом формирователя 22. Вьжоды элемента И 48, элементов И-НЕ 46 и 45 являются соответственно первым, вторым, третьим вьжодами формирователя 22.

Цифровое устройство для обработки информации частотных датчиков работает следуюшим образом.

При включении питания (источник питания не показан) возбуждается задающий генератор t и его сигналы частотой f поступают в формирователь 2 эталонного интервала и в блок 3 управления. В формирователе 2 эталонного интервала формируется эталонный временной интервал, имеющий длительности импульса и периода соответственно равные п„/fo, n/f (фиг. бб).

Длительность импульсов частоты опроса n,/f» должна быть больше, чем (1,5-2)1, „„„, длительносгь периода импульсов частоты опроса зависит от требуемой погрешности измеряемой частоты

f;. Погрешность измерения определяется 2/п.

Блок 3 управления вьрабатывает сетку синхронизирующих сигналов для управления блоком 6 вычислений и код адреса измерительного канала 4-п, поступающий по шине 8 в распределитель

9 и запоминающее устройство 7.

Процесс измерения и обрабогки информации рассмотрим на примере работы одного из измерительньж каналов

4-п.

Во время действия импульса эталонного временного интервала, поступающего в блок 3 управления, на первый

5 нход блока 6 вычислений осуществляется задание нулевого (начального) ацреса (фиг. 3) и измерение приращения частоты f, частотного датчика.

Измерение частоты й„. датчика осуществляется следующим образом.

По фронту импульсов эталонного сигнала из измеряемого сигнала формируется одиночный импульс (фиг. 6 б, н, r). В свою очередь, по фронту измеряемого сигнала эталонных импульсов формируется сигнал записи информации, сигнал установки, сигнал блокировки (Фиг. 6 е, ж, и).

2О

По сигналу записи (третий выход формирователя 22) содержимое счетчиков 23 и 24 переписывается соответственно в регистры 2S и 26, При этом в 25 регистр 25 записывается число импульсов измеряемой частоты f на,интерва-., ле п/У„, а в регистр 26 число импульсов п + n> — п, где п — число им2 пульсов частоты fI, между фронтом изме-3«« ряемой частоты и спадом иьп«ульсон эталонного интервала; п — количество импульсов эталонной частоты Е, но время которых происходит формирование импульсов записи и установки, n — количество импульсон эталонной частоты

Й между фронтом опорного интервала и фронтом измеряемого сигнала, .

Далее осуществляется процесс обработки. Во время импульса эталонного интервала происходит установка нулевоro адреса в блоке 6 вычислений.

Импульс временного интервала уточняется IIo фазе при помощи синхронного 45

D-триггера 32 (фиг. 3) по отношению к фронту одного из синхронизирующих сиг" налов, поступивших с первого входа блока,6. На вход регистра 27 поступает сигнал последовательной записи информации, одновременно через элемент

И-HE 35 разрешается прохождение сигнала задающего генератора и /m,на вход синхронизации регистра 27, где через ш — количество периодов частоты

$ Г

f /ш на всех выходах записывается нуб левая микрокоманда. По окончанию импульса эталонного интервала регистр

27 переходит в режим параллельной записи информации, прохожце пле сигналов задающего генератора через элемент

И-НЕ 35 запрещается, а через элемент

И-НЕ 33 разрешается прохождение синхронизирующего сигнала смены адреса н регистре 27. Начинается выполнение микр опр огр аммы.

За время цикла измерений блок 6 вы-.числений последовательно обрабатывает информацию каждого измерит чьного ка= нала 4-п. Алгоритмы работы для каждого канала оцинаконые. Цикл измерений подразделчется на одинаковые временные интервалы. Пауза интервала используется длч задания нулевого адреса. С приходом импульсного интервала начинается обработка информации. По нулевому адресу на шине 81 ППЗУ 28 устананливается .микрокоманда начальной установки, на шине 82 — следующий адрес, на глне 83 — сигналы, разрешающие прохождение сигналов синхронизации на входы CS, 0PA, IPA арифметического устройства 29, осуществляется начальная установка арифметического уст- . ройства 29. По окончанлю синхросигнала IPA в регистр 27 записывается

0+1 адрес. Начинается выполнение следующей микрокоманды, .например с глтывание информации нз выходных ре истров измерительных каналов 4-п.

Адрес считываемого регистра задается через распределитель 9,, имеющий две координаты, код адреса измерительного канала, код адреса регистра н измерительном канале. 8 результате опроса регистров в арифметическое уст-; ройство 29 заносятся значения

N, (п +п ); + Ай„ (j=1,п), далее через шину микрокоманд 81 заносятся постоянные значения частот f Р чисел (nО О1 п „+ п ), осуществляется нь«числе«пле

4 приращения частот Е; >„f — Г .;, 1 . о (п п )+(п-й. )+и где И вЂ” количество периодов измеряе-мого сигнала f, относительно эталонного интервала г../fp; — начальная частота частотного датчика:

Учет начальньн: у лоний 6 f, по каждому измеряемому параметру осуше-стнляется при помощи запоминающего устройства 7. 8 результате первоначальной настройки набирается двоичный коц числа, характеризуюший фактичес9 152560 кое зчачение измеряемого параметра.f< в каких-то определенных условиях. Например, при 20 С для однозначности

4 процесса вычислений должна соответст5 вовать частота 16000 Гц. Фактически при 20 С датчик выдает частоту

Ь ,16100 Гц (разброс параметра в процессе изготовления). Разница между фак:тическим значением частоты и требуемым значением частоты составляет

100 Гц и в виде двоичного кода

1100100 заносится в запо йнающее устройство 7.

Формула изобретения

1. Цифровое устройство дпя обработки информации частотных датчиков, содержащее зацаюший генератор, выход которого соединен с входом формирователя эталонного интервала, выход которого соединен с первым входом блока управления, отличающееся тем, что, с целью повышения точности измерений, в .него введены N измерительных каналов, блок вычислений, запоминающее устройство, распределитель. причем выход задающего генератора соединен с вторым входом блока. управления о и первымн входами измерительных каналов, вторые входы которых соединень1 с выходом формирователя эталонного интервала, первый выход блока управления соединен с первым входом блока 3 вычислений, выход которого соединен с первым входом распределителя, второй вход которого соединен с вторым выходом блока управления и первым входом запоминающего устройства, второй 40 вход которого соединен с выходом распределителя и третьими входами измерительных каналов, выходы которых и выход запоминающего устройства соединены со вторым входом блока зычис- 4 лений.

l0 го соединен с входами разрешения записи первого и второго регистров, выходы которых являются выходами измерительного канала, выходы первого и второго счетчиков соединены с соответствующими входами первого и второго регистров, входы выбора которых являются третьими входами измерительного канала, первый и второй входы формирователя импульсов управления являются соответственно первым и вторым входами измерительного канала, счетный вход второго счетчика соединен с третьим входом формирователя импульсов управления и .является четвертым входом измерительного канала.

3. Устройство r;o и. 1, о т л и ч а ю щ е е с я тем, что блок BbFQ

11

12

1 525609 второго элемента И-HR, а второй вход— с выходом третьего элемента И-НЕ, йервый вход второго элемента И-НЕ ,соединен с тактовым входом триггера

la является одним из первых входов блока вычислений, второй вход второго элемента И-НЕ соединен с прямым выхо- дом триггера и с входом разрешения записи регистра адреса, инверсный выход триггера соединен с первым входом третьего элемента И"НЕ, второй вход которого и D-, вход триггера являются соответствующими первыми входами блока вычислений.

1525609

Составитель Ю. Сибиряк

Редактор .Т.Парфенова Техред Л. Сердюкова Корректор О. Кравдова

Заказ 7219/40 Тираж 714 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул. Гагарина, }OI