Устройство для умножения ленточной матрицы на полную матрицу

 

Изобретение относится к области вычислительной техники и может быть использовано для вычисления произведения двух матриц, одна из которых имеет ленточную структуру. Целью изобретения является сокращение времени вычисления произведения двух матриц. Новым в устройстве является введение элементов задержки на такт и организация новых связей между операционными блоками. Конвейерная организация вычислений является отличительной особенностью устройства и позволяет сократить время умножения матриц. 2 ил.

СВОЗ СОВЕТСНИХ

СОЦИАЛИС1 ИЧЕСНИХ

РЕСПУВЛИН

ne) св

А1 (51) 5 G 06 F 15/347 а „„ (t) = а „ (е-1) ГОСУДАРСТВЕННЫЙ НОМИТЕТ г1О ИЗОИРЕТЕнияМ И Оти ЫТИНМ

ПРИ ГКНТ СССР

1 (21) 4402311/24-24 (22) 15. 01 . 88 (46) 07.01.90. Бюл. Р 1 (71) Институт микроэлектроники

АН СССР (72) А.A. Кричмара, A.À. Сердцев и П.Г. Романовский (5 3) 681 . 327 . 66 (088. 8) (56) Авторское свидетельство СССР Ф 1429127, кл. С 06 F 15/347

1988.

ТИИЭР, 1984, 11 - 7, с.141,рис.9. (54) УСТРОЙСТВО ДЛЯ УМНОЖБНИЯ ЛЕНТОЧНОЙ КАТРИШ)1 НА ПОЛНУЮ МАТРИЦУ

Изобретение относится к вычислительной технике.

Цель изобретения — повышение быстродействия.

На фиг. 1 представлена функциональная, схема; на фиг. 2 — схема операционного блока.

Устройство содержит матрицу шип операционных блоков l (m — ширина ленты матрицы — множимого, Il - число столбцов матрицы — множителя) и матрицу эгементов 2 задержки.

Каждый операционный блок содержит первый 3, второй 4, третий 5 регистры, умножитель 6 и сумматор 7.

Операционные блоки 1 могут быть выполнены на дискретных элементах или по микроэлектронной технологии.

Устройство работает следующим образом.

2 (57) Изобретение относится к области вычислительной техники и может быть использовано для вычисления произведения двух матриц, одна из которых имеет ленточную структуру.Пелью изобретения является сокращение времени вычисления произведения двух матриц.

Новым в устройстве является введение элементов задержки на такт и организация новых связей между операционными блоками. Конвейерная организация вычислений является отличительной особенностью устройства и позволяет сократить время умножения матриц.

2 ил.

Операцию умножения матриц можно представить в виде следующих рекуррентных соотношений: (О с; =0 (к+11 (к1

c = с; + а,1, k--1, и (в1

) 1

Входные потоки данных (матрицы а и . Ъ) формируются внешним устройством и движутся в направлении, показанном на фиг. 1. Элементы матрицы с снимаются с третьих выходов операционных блоков.

Каждый операционныи блок реализует функцию

1534471

bв.„(e) = »» (e 1) (<1

Частичные суммы С движутся через 5 операционные блоки сверху вниз.

Вся работа устройстна синхрониэируется внешним генератором, при каждом импульсе от которого происходит сдвиг данных в системе. l0

Рассмотрим, например, вычисление элемент а с, c« = а«хъ«+ а„хъ

В течение третьего такта в опера- 15 ционном блоке (3,1) вычисляется частично сумма а„ xb „ . На следующем такте она фиксируется в третьем регистре 5.

На пятом такте первая частичная 20 сумма а« х»м записывается в элемент

2 задержки на такт и подается на третий вход операционного блока (4.1). В этом же такте и н этом же операционном блоке происходит запись в пер- 25 вый 3 и второй 4 .регистры значений а„„ъ„.

В результате умножения и суммирования в блоках б и 7 вычисляется с „= а,,»„+ a,,„,b„, На следующем такте значение с, Записывается в третий регистр 5 и поступает на выход устройства. Ъ С

Остапьные элементы матрицы с С ) вычисляются аналогично н конвейерном режиме .

Формула изобретения

Устройство для умножения ленточной матрицы на полнук матрицу, содержащее матрицу man (где m. - ширина ленты матрицы — мно>кимого, и число столбцон матрицы — множителя) операционных блоков, каждый из которых содержит первый, второй и третий регистры, умножитель и сумматор, вход .и выход второго регистра подключены соответственно к первым входу н выходу операционного блока, вход и выход первого регистра подключены соответственно к вторым входу и вьгходу операционного блока, третий вьгход операционного блока соединен с выходом третьего регистра, нь>ход которого соединен с выходом суммато ра, первый вход которого соединен с третьим

S входом операционного блока, а втоI рой вход - с выходом умн>жителя, гервый и второй входы котор ra соединены соответственно с первым и вторым выходами операционного блока, синхровход которого подключен к синхронходам всех регистров, умножнтеля и сумматора, первый вход (,.j)-го операционного блока (: де = l m, j = 2,n) подключен -.< пер"-,ому выходу (i,j — 1)-ro операционного олока., а первый вход (i,l)-ro .;->ерационного блока — K .(-му входу первой группы входов устройства, второй вход (1,k)-ro операционного блока (где 1 = 2„m, l n) подключен к В >ОРому выходу (1-1, k)-ro опе;.>ационного блока, а второй вход (1, к)-го операционного лока — к k-му второй группы входон ус-ройства, 1с-й выход группы выходов устройства подключен к третьему выходу (m, 1с)-го операционного блока, сннхровходы всех операционных блоков поцключены к синхронходу устройства, о т л и ч а ю щ е е с я тем, что, с целью повьнпения быстродействия,оно содержит матрицу (m-1)» п элементов задер>кки„причем вход (p, !;Q>1o элемента задержки (где р = 1,, m-1) подключен к третьему выходу (р, k)-го операционного блока, а выход (р, k)-. го элемента задержки подключен к третьему входу (р+1, k)-ro операционного блока, синхровходы всех элементов задержки подключены к синхронходу устройства.

gal 843 gsz gz10 Ъ

-u11zg g g0

Составитель К. Кухаренко

Техред М.Ходанич Корректор О.Ципле, Редактор B. Тупица

Заказ 43 Тираж 555 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1i3035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

8 1

83i

Ьгю

Bgr I t

I I

8zs Ь

813 0

0 О

0 0