Устройство поиска информации

 

Изобретение относится к вычислительной технике, в частности к ассоциативным запоминающим устройствам, и может быть использовано в ЭВМ пятого поколения для создания баз знаний. Целью изобретения является расширение области применения за счет выделения ассоциативных элементов, соответствующих сочетаниям значений признаков некоторого объекта, и определения иерархии сочетаний значений признаков по длине, что позволяет просматривать сочетания, принадлежащие одному объекту, в порядке изменения их длин. Поставленная цель достигается тем, что устройство содержит блок 1 определения конца элементов матрицы, блок 2 ввода информации, блок 3 определения адресов элементов матрицы, блок 4 анализа элементов матрицы, блок 5 анализа связей элементов матрицы, блок 6 установки и анализа признаков, блок 7 накапливающего ИЛИ и блок 8 управления. 8 з.п. ф-лы, 12 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„.SU„„1536499 (51)5 G Об F 15/40, G 11 С 15/00

ОПИСАНИЕ- ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHpblTHAM

ПРИ ГКНТ СССР (21) 4402183/24-24 (22) 01. 04. 88 (46) 15.01.90. Бвл. У 2 (71) Институт кибернетики им. В.И.Глушкова (72) В.А.Ященко (53) 681.325(088.8) (56) Авторское свидетельство СССР

1Ô 883972, кл. G 11 С 15/00, 1980.

Авторское свидетельство СССР

У 1057989, кл. G ll С 15/00, 1982, 2 (54) УСТРОЙСТВО ПОИСКА ИНФОРМАЦИИ (57) Изобретение относится к вычис" лителвной технике, в частности к ас-социативным запоминаинцим устройствам, и может быть использовано в ЭВМ пятого поколения для создания беэ знаний. Целью изобретения является расширение области применения эа. счет выделения ассоциативных элементов, .соответствующих сочетаниям значений признаков некоторого объекта, ©н

CrO

Cb вВ

4Р

)536400 и определения иерархии сочетаний значений признаков по длине, что позволяет просматривать сочетания, принадлежащие одному объекту, в порядке изменения их длин. Поставленная цель достигается тем, что устройство содержит блок 1 определения конца элементов матрицы, блок 2 ввода инфорИзобретение относится к вычислительной технике, в частности к ассоциативным запоминающим устройствам, и может быть использовано в ЭВИ пятого поколения для создания баз знаний.

Цель изобретения — расширение

20 области применения путем выделения ассоциативных элементов, соответствующих сочетаниям значений признаков некоторого объекта, и определения .иерархии сдчетаний значений признаков по длине, что позволяет просматривать сочетания, принадлежащие одному объекту, в порядке изменения их длин.

На фиг.1 представлена структурная

30 схема устройства поиска информации; на фиг.2 — структурная схема блока определения конца элементов матрицы и блока ввода. информации; на фиг.3

> то же, блока определения адресов эле- 35 мен ТоВ матрицы; на фиг. 4 — то же, блока анализа элементов матрицы) на фиг.5 — то же блока анализа связей элементов матрицы; на фиг.6 — то же, блока установки и анализа признаков; на фиг.7 - то же, блока накапливающего ИЛИ; на фиг.8 — то же, блока управления; на фиг.9 — пример растущей пирамидальной сети (РПС); на фиг.10 — набор объектов, на фиг.11 матрица РПС, формируемая ассоциативным запоминающим устройством; на фиг.12 — алгоритм поиска объекта в матрице РПС; на фиг.13 — микропрограмма работы устройства.

Устройство поиска информации (фиг.1) содержит блок 1 определения конца элементов матрицы, бпок 2 ввода информации, блок 3 определения ад" ресов элементов матрицы, блок 4 ана- . 5 лиза элементов матрицы, блок 5 анали" за связей элементов матрицы, блок б установки и анализа признаков, блок мации, блок 3 определения адресов элементов матрицы, блок 4 анализа элементов матрицы, блок 5 анализа связей элементов матрицы, блок 6 установки и анализа признаков, блок 7 накапливающего ИЛИ и блок 8 управления.

8 з.п. ф-лы, 13 ил.

7 накапливающего ИЛИ и блок 8 управления.

Блок 1 (фиг.2). содержит счетчик 9 и элемент 10 сравнения.

Блок 2 (фиг.2) содержит регистры

)1 — )4 и коммутатор )5.

Блок 3 (фиг.3) содержит счетчик

16, блок 17 памяти, сумматор 18, регистр 19 и элемент 2И-ИЛИ 20.

Блок 4 (фиг.4) содержит элементы

И 21 — 27, элементы 28 — 31 сравнения, элемент ИЛИ 32.

Блок 5 (фиг.5) содержит сдвигающий регистр 33, счетчик 34, элементы 35, 36 сравнения, элементы И 37, 38.

Блок 6 (фиг.6) содержит счетчик

39, элемент И 40 и элемент 4) сравнения.

Блок 7 (фиг.7) содержит элементы

И 42, 43, элемент HJIH 44 и регистр 45.

Блок 8 (фиг.8) содержит элементы

И 46 — 53, элементы 54, 55 задержки, элемент НЕ 56, регистры 57 — 62, счетчик 63 и блок 64 перепрограммируемой памяти.

Используемые в описании и на фигурах идентификаторы расшифровываются следующим образом. Q — информацион-. ный выход, D — информационный вход

А — адресный вход, 4 — вход разрешения, +1 — суммирующий вход, -1 — вычитающий вход, ЗП вЂ” вход разрешения записи, ЧТ вЂ” вход разрешения чтения, ф — нулевой вход. В скобках указаны входы и выходы блоков.

Устройство работает следующий образом.

При включении устройства на входы (54, 56, 58„ 60, 62 и 64) блока 8 управления последовательно подаются сигналы, разрешающие запись адресов микрокоманд циклов, а на входы (53, 55, 57, 59, 61 и 63) блока 8 в той же последовательности — адреса (умень00 6

По первой микрокоманде (фиг.13) осуществляется сброс счетчиков 16, 34 и 39.

Вторая и третья микрокоманды осуществляют чтение элемента матрицы из регистра 12 через коммутатор 15 в регистры 13 и 14, разделяя при этом элемент матрицы на составляющие m„ и.п .. Составляющая m. записывается

1 1 в регистр 13, а n, — в регистр 14, при этом значение счетчика 9 уменьшается (по сигналу на входе -1 этого счетчика) и анализируется: Элементы матрицы исчерпались2 Если исчерпались, то останов, если нет — переход на четвертую микрокоманду.

По четвертой .микрокоманде осущест" вляется анализ: Х.чп. и и,= О; если !

Х = m и п; =О, то переход на цикл

А; еслиХgmt илиХ=m,íonф О, то переход на следующую микрокоманду.

По пя-..ой микрокоманде осуществляется анализ: Х 3 m.=0 и n,=9; если

Х 3 ш;=9 и п,фО, то выход на цикл В; если Х 4 ш40, то переход на следующую микрокоманду.

По шестой микрокоманде осуществляется запись ш . в регистр 45 блока

7 накапливающего ИЛИ и анализ п,=9; если п;= 9, то выход на цикл В, если нет, то переход на следующую микрокоманду.

Седьмой микрокомандой начинается цикл С, осуществляется сдвиг n,,запись единицы в счетчик 34 и анализ: выдвинутый разряд равен единице; если разряд равен единице, то переход на цикл F если нет, то переход на восьмую микрокоманду; кроме того, анализируется конец сдвигов: если число с выхода счетчика 34, поступающее на вход элемента 36 сравнения, равно числу разрядов в п,. плюс один, то вырабатываются сигналы 44, 47 и осуществляется переход на цикл D, Восьмой микрокомандой осуществляется возврат на цикл С.

Девятой микрокомандой начинается цикл D, осуществляется анализ: приз-, нак j = 9, если j P 00, то переход на цикл Е, если нет, то выполняется десятая микрокоманда.

По десятой микрокоманде осуществляется декремент счетчиков 16 и 39, чтение адреса m. элемента матрицы из

1 блока 1? памяти, который подается в ° ассоциативное запоминающее устройство.

По выходу (46) из блока 3 модифицированный адрес элемента матрицы яО поступает в ассоциативное запоминающее устройство.

По входу (50) элемент матрицы считывается из ассоциативного устройства в регистр 11 блока 2 ввода информации и запоминается в нем при поступлении сигнала на вход ЗП этого регистра.

5 15364 шенные на единицу) микрокоманд циклов

А, В, С, D, Е, F.

В блок 1 определения конца элемен тов матрицы по входу (48) производит-.

5 .ся запись К+1, при этом подается сигнал на вход ЗП счетчика 9, разрешающий запись числа К+1.

В блок 2 ввода информации по входу (49) производится запись объекта поиска Х, при этом подается сигнал на вход ЗП регистра 11.

На вход (47 ) блока 8 подается сигнал, разрешающий запись начального адреса микропрограммы (уменьшенного на единицу) по входу (65). Затем на вход (66) блока 8 подается сигнал, разрешающий прохождение тактовых сиг" налов по входу (67) на вход +1 счетчика 63 адреса микрокоманд и через 20 элемент 55 задержки на вход чтения (ЧТ) блока 64 перепрограммируемой памяти микрокоманд, с выхода счетчика

63 на вход адреса (А) блока 64 подается адрес микрокоманды, которая 25 считывается на вход блока 64 при наличии сигнала на входе ЧТ. Микрокоманда имеет вертикальное кодирование микроопераций, число которых равно

42. Циклы в микропрограмме органи- 30 зованы .изменением адреса микрокоманды в счетчике 63. Значения адресов микрокоманд, соответствующих началу соответствующего цикла, хранятся в регистрах 57-62 блока управления.

Вход .(51) блока 3 запоминания ад-.. ресов элементов матрицы заэемлен и служит для обнуления блока 17 памяти при поступлении сигналов: 15 на разрешающий вход элемента 2И ИЛИ 20; 40

18 на вход ЗП блока 17 памяти и 12 на вход -1 счетчика 16.

По входу (52) в блоке 3 запоминания адресов элементов матрицы адрес элемента матрицы заносится в регистр

19 по сигналу с входа (17), разрешающему запись.

1536400

По одиннадцатой микрокоманде осуществляется. возврат на цикл С.

Двенадцатой микрокомандой осуществляется чтение Х из регистра 11 и чте5 ние M (значение, накопленное в регистре 45) по разрешающему сигналу с входа (20) на входы элемента 29 сравнения; если X=M, то переход на цикл А, если Х 4 М, то выполняется тринадцатая микрокоманда.

По тринадцатой микрокоманде осуществляется возврат на цикл В.

По четырнадцатой микрокоманде (цикл F) осуществляется запись моди--; 15 фицированного адреса (адреса элемен та матрицы, указанного установленным разрядом связи) в блок 17 памяти.

Пятнадцатая микрокоманда выдает адрес считывания в ассоциативное эа- 20 поминающее устройство и осуществляет запись нового ассоциативного элемента матрицы в регистре 12.

Шестнадцатая и семнадцатая микрокоманды осуществляют разделение эле4 мента матрицы на составляющие ш; и и, и запись ш в регистр 13 и и, в регистр 14, По восемнадцатой микрокоманде осуществляется анализ: Х 4 m; 4 0; если 30

X8m; = 9,то переход на цикл В," если

X4m; Ф 9, то выполняется девятнадцатая микрокоманда.

По девятнадцатой микрокоманде осуществляется запись в блоке 7 накапI ливающего ИЛИ.

Двадцатой микрокомандой осуществляется анализ: n,.= 9; если n;-" 9, то переход на цикл С; если нет, то переход к следующей микрокоманде. 40

Двадцать первая микрокоманда увеличивает содержимое счетчика 39 установки признака j (j+1) и осуществляет переход на цикл С.

Таким образом, осуществляются по. иск объекта Х в ассоциативном запоминающем устройстве и выделение элементов, соответствующих сочетаниям значений признаков объекта Х по их длине. 50

Формула изобретения

1. Устройство поиска информации, содержащее блок управления, блок анализа элементов матрицы и блок накапливающего HJIH, о т л и ч а ю щ ее с я тем, что, с целью расширения области применения за счет выделе- ия ассоциативных элементов, соответствующих сочетаниям значений признаков некоторого объекта, и определения иерархии сочетаний значений признаков по длине, в него введены блок ввода информации, блок определения конца элементов матрицы, блок определения адресов элементов матрицы, блок анализа связей элементов матрицы и блок установки и анализа признаков, причем первый и второй управляющие входы блока, определения конца элементов матрицы соединены с соответствующими разрядами выхода бло. ка управления, управляющие входы с первого по десятый блока ввода информации соединены с соответствующими разрядами выхода блока управления, управляющие входы с первого по девятый блока определения адресов элементов матрицы соединены с соответствующими разрядами выхода блока управления, управляющие входы с первого по шестой блока анализа элементов матрицы соединены с соответствующими разрядами выхода блока управления, управляющие входы с первого по пятый блока анализа связей элементов матрицы соединены с соответствующими разрядами выхода блока управления, управляющие входы с первого по четвертый блока установки и анализа признаков соединены с соответствующими разрядами выхода блока управления, первый, второй и третий управляющие входы блока накапливающего

ИЛИ соединены с соответствующими разрядами выхода блока управления, первый, второй и третий управляющие вы-ходы блока анализа элементов матрицы соединены с соответствующими разрядами управляющего входа блока управления, первый и второй управляющие выходы блока анализа связей элементов матрицы соединены с соответствующими разрядами управляющего входа блока управления, управляющий выход блока установки и анализа признаков соединен с соответствующими разрядами управляющего входа блока управления, первый информационный выход блока ввода информации соединен с первым информационным входом блока анализа элементов матрицы, второй информационный выход блока ввода информации — с вторым информационным входом блока анализа элементов матрицы и с информационным входом

1536400

10 блока накапливающего ИЛИ, третий информационный выход блока ввода информации — с третьим информационным входом блока анализа элементов матри-.

5 цы и с информационным входом блока анализа связей элементов матрицы, выход блока накапливающего ИЛИ соединен с четвертым информационным входом блока анализа элементов матрицы, первый информационный выход блока анализа связей элементов матрицы — с пятым. информационным входом блока анализа элементов матрицы, второй информационный выход блока анализа связей элементов матрицы — с первым информационным входом блока определения адресов элементов матрицы, информационный выход которого является адресным выходом устройства, инфор- 2р мационный вход блока определения конца элементов матрицы является первым информационным входом устройства, первый и второй информационные входы блока ввода информации являют- 25 ся соответственно вторым и третьим информационными входами устройства, второй и третий информационные входы блока определения адресов элементов матрицы — четвертым и пятым информационными входами устройства, информационные входы с первого по седьмой блока управления являются соответственно информационными входами с шес" того по двенадцатый устройства, входы записи с первого по шестой блока управления — входами записи с первого по шестой устройства, вход разрешения блока управления является входом разрешения устройства, вход син- 40 хронизации блока управления — входом синхронизации устройства, выход сигнала остановки блока определения конца элементов матрицы — выходом сигнала остановки устройства. 45

2. Устройство по п.1, о т л и— чающе е ся тем, что блокопределения конца элементов матрицы содержит счетчик и элемент сравнения, причем информационный вход счетчи- 5п ка является информационным входом блока, вход записи счетчика — первым управляющим входом блока, вычитающий вход счетчика — вторым управляющим входом блока, информационный 55 выход счетчика соединен с входом элемента сравнения, выход которого является выходом сигнала остановки блока.

3. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок ввода информации содержит четыре регистра и коммутатор, причем информационный вход первого регистра является первым информационным входом блока, входы записи и чтения первого регистра являются соответственно первым и вторым управляющими входами блока, информационный выхоц первого регистра: является первым информационным выхо— дом блока, информационный вход второго регистра — вторым информационным-:входом блока, информационный выход второго регистра соединен с информационным входом коммутатора,пер вый и второй управляющие входы которого являются соответственно третьим и четвертым управляющими входами блока, входы записи и чтения второго регистра являются соответственно пятым и шестым управляющими входами блока, первый и второй информационные выходы коммутатора соединены с информационными входами соответственно третьего и четвертого регистров, информационные .выходы которых являются соответственно вторым и третьим, информационными выходами блока, вхо- ды записи и чтения третьего регистра являются соответственно седьмым и восьмым управляющими входами блока, входы записи и чтения четвертого регистра — девятым и десятым управляющими входами. блока.

4. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок определения адресов элементов матрицы содержит счетчик, сумматор, блок па» мяти, регистр и элемент 2И-ИЛИ,причем вычитающий вход, суммирующий вход и вход установки в "О" счетчика являются соответственно первым, вторым и третьим управляющими входами блока, информационный вход счетчика соединен с адресным входом блока памяти, информационный выход которого является информационным выходом блока, информационный вход блока па- . мяти соединен с выходом элемента 2ИИЛИ, первый. информационный вход которого соединен с информационным выходом сумматора, первый информационный вход которого является первым информационным входом блока, второй информационный вход сумматора соеди-. нен с информационными выходом регистра, второй информационный вход эле12

536400

11 1 мента 2И-ИЛИ является вторым информационным входом блока, информационный вход регистра является третьим информационным входом блока, первый . и второй входы разрешения элемента

2И-ИЛИ являются соответственно четвертым и пятым управляющими входами блока, входы записи и чтения блока памяти являются соответственно шестым и седьмым управляющими входами блока, входы записи и чтения регистра являются соответственно восьмым и девятым управляющими входами блока.

5. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок накапливающего ИЛИ содержит регистр, элемент ИЛИ и два элемента И, причем первые входы элементов И соединены с информационным входом блока, вторые входы первого и второго элементов

И являются соответственно первым и вторым управляющими входами блока, выход первого элемента И соединен с первым входом элемента ИЛИ, выход .которого соединен с выходом второго элемента И и с информационным входом регистра, информационный выход которого соединен с вторым входом элемента ИЛИ и с информационным выходом блока, вход записи регистра является третьим управляющим входом блока.

6. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок анализа элементов, матрицы содержит семь элементов И, четыре элемента сравнения и элемент ИЛИ, причем первые входы первого и второго элементов сравнения соединены с первым входом первого элемента И и с первым информационным входом блока,, вторые входы первого элемента сравнения и первого элемента И соединены с вторым информационным входом блока, первый вход элемента ИЛИ является третьим информационным входом блока, первый вход второго элемента И вЂ” четвертым информационным входом блока, второй вход элемента ИЛИ вЂ” пятым информационным входом блока, второй вход второго элемента И вЂ” первым управляющим входом блока, выход второго элемента

И соединен с вторым входом второго элемента сравнения, выход первого элемента И соединен с входом третьего э.лемента сравнения, выход элемента ИЛИ соединен с входом четвертого элемента сравнения, выход которого соединен с первыми входами третьего, 30

55 четвертого, пятого,и шестого элемен- тов И, выход третьего элемента сравнения соединен с первым входом седьмого элемента И и с вторым входом четвертого элемента И, второй вход седьмого элемента И является вторым управляющим входом блока, третий вход четвертого элемента И вЂ” третьим управляющим входом блока, второй вход пятого элемента И, — четвертым управляющим входом блока, второй вход третьего элемента И является пятым управляющим входом блока, второй вход шестого элемента И вЂ” шестым управляющим входом блока, выход первого элемента сравнения соединен с третьим входом шестого элемента И, выход второго элемента сравнения соединен с выходом шестого элемента И и с первым управляющим выходом блока, выходы четвертого, пятого и седьмого элементов И соединены с вторым управляющим выходом блока, выход третьего элемента И является третьим управляющим выходом блока.

7. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок анализа связей элементов матрицы содержит сдвигающий регистр, счетчик, два элемента сравнения и два элемента И, причем информационный вход сдвигающего регистра является информационным входом блока, информационный выход сдвигающего регистра соединен с входом первого элемента сравнения и первым входом первого элемента И, о выход первого элемента сравнения является первым управляющим выходом блока, выход первого элемента И является первым информационным выходом блока, входы записи и чтения сдвигающего регистра являются соответственно первым и вторым управляющими входами блока, второй вход первого элемента

И, вход сброса счетчика и первый вход второго элемента И являются соответственно третьим, четвертым и пятым управляющими входами блока, счетный вход сче чика соединен с вторым управляющим входом блока, информационный выход счетчика соединен с вторым входом второго элемента И и с входом второго элемента сравнения, выход которого является вторым управ ляющим выходом блока, а выход второго элемента И вЂ” вторым информационным выходом блока.

13 15

8. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок установки и анализа признаков содержит счетчик, элемент И и элемент сравне-. ния, причем входы прямого счета, обратного счета и сброса счетчика являются соответственно первым, вторым и третьим управляющими входами блока, информационный выход счетчика соединен с первым входом элемента И, второй вход которого является четвертью управляющим входом блока, выход элемента И соединен с входом элемента сравнения, выход которого являет,ся управляющим выходом блока.

9. Устройство по п.l, о т л и ч а ю щ е е с я тем, что блок управления содержит шесть регистров, восемь элементов И, счетчик, два элемента задержки и блок перепрограммируемой памяти, причем информационные входы регистров с первого по шестой являются информационными входами соответственно с первого по шестой блока, информационные входы регистров с первого по шестой соединены с первыми входами элементов И соответственно с первого по шестой, входы записи регистров с первого по шестой являются входами записи соответственно с пер36400 !4 вого по шестой блока, вторые входы элементов И с первого по шестой соединены с соответствующими разрядами

5 управляющего входа блока, выходы элементов И с первого по шестой соединены с информационным входом счетчика и седьмым информационным входом блока, вход записи счетчика соединен с первым входом седьмого элемента И, с выходом элемента НЕ и соответству-: ющим разрядом управляющего входа блока, информационный выход счетчика соединен с адресным входом блока перепрограммируемой памяти, информационный выход которого является управляющим выходом блока, первый вход восьмого и второй вход седьмого элементов И соединены с входом синхрониза2О ции блока, второй вход восьмого элемента И является входом разрешения блока, третий вход восьмого элемента И соединен с выходом элемента НЕ, выход седьмого элемента И соединен

25 с входом первого элемента задержки, выход которого соединен с выходом восьмого элемента И, с входом второго элемента задержки и со счетным входом счетчика, выход второго элемента задержки соединен с входом чтения блока перепрограммируемой памяти.

1536400

1536400

153640О

153б400

Я 4 5 6 7

2

У

7

ФигЛО

Фиг. П

6400

l536400

Ф

Ьф

t4, %ф г

1 !

© :

Ф, > ф,С3

O. ©

O ;СЬ ©

6:а;

О О

6: Ф Ф а." ф

Ъвв

Ю

©Ъ

Ъ, 4. ©:.» b Q 5! О а; Ь,-;Ф, © ;Ф

© «Ъ Ф O: cj ©iO ; -- Ъ Ь. Ф Ф б 4 (, :. :р

O;Q

)Я

O,ОФ, »

1 { ); ф ъ . ()

1 С;>,Ъ С

L. %Ч 3 Э . Мф о учы ер Щ "() цр р 1ф ц Ю с

©O©QesOO

©©. ©e %@

%,Ф,Ф:Ф ©,Ю ъ Ю © O %! : © e,©, < Ф Ъ © © ф 43, ф

<ь, Ф Ф р Cb y е а Ф,Ф; bФ

Ф 9„Ф,43 ;9 Ф ©© ©.а; р © а : e e а а

Ф. Ф Ф © j@ Ю

a;h(C h;e e к Cb>©i@:@, Q : 0)"©;Ф, Ь% © ;© :C3, Ф ф С3

«:Ъ© С3 Ь ф " © Cb ©: ©;Ф 6 Ф.,О © Ъ 4b

- r е.в," ь co ь Ь Ь h

n% Ь ЬФ у ., © Ф в Ф: ©,ц Ф у а .,,, ю о;Ф 6Ю: © e

Cx ;4b:Ю O:© С> ,:© O Ф„ ©О ©

, ©:Ф Ф;Ь ;O;O:Ъ,Ь, < Ф

Ch© 43 ь, . © а.ъ, с» O, O:;© @ :ф,,с 4 ;,, Ф:; Фф © - : :©

, . !ю е „ :.сьев

%.:, Q., O Ф С3

Ф ., !© с ч ф с . ;©О Ю ; Ch QjC3, Ф Q;

, (: © ф ф

ЬФ

% Ф

4фФ

Ф

Ф

©

:,Ь

4Ь

:О .Ф ф

I.

Ф3 .;©

Ф

Ф

:Ch

*© . C3

В

i%3 .Ь

Ф

1 ф б

Q . O ф ф

Cb Фз

Ф, Ф,.Ф

ib Ф6

Cj ; .;Ф, Ь

Ф:©:Ф

В ;Ф .

,ф ф

C3 0 © ф ф

©."ф

©,Ъ

©М3 ф ф © С3

@ © ©

©,О Ф

%3;Ъ ©

© :- O c

O O© (5 Ф

e O © О а

Ю ю

3 ..

Q ф

O, a a ф С3

,©4Ь