Система передачи информации рекуррентными последовательностями

 

Изобретение относится к электросвязи. Цель изобретения - повышение скорости передачи информации. Система передачи информации содержит на передающей стороне модулятор 1, регистр 2 сдвига, RS-триггер 3, эл-т ИЛИ 4, блоки сумматоров 6 и 9 по модулю два, дешифратор 7, опорный г-р 8, а на приемной стороне демодулятор 11, сумматор 12 по модулю два, блоки сумматоров 13 и 24 по модулю два, RS-триггер 14, регистр 15 сдвига, блок ключей 16, дешифратор 17, формирователь 18 управляющего сигнала, эл-т И 19, счетчик 20 импульсов, мультиплексор 21. Для повышения скорости передачи информации в систему вводятся на передающей стороне сумматор 5 по модулю два и регистр 10 сдвига, а на приемной стороне регистр 22 сдвига и сумматор 23 по модулю два. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)5 H 04 L 7/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И OTHPbITi4RM

ПРИ ГННТ СССР

1 (21) 4296339/24-09 (22) 17.08.87 (46) 23.01.90. Бюл. У 3 (72) И.И,Родькин, В.А,Романов, В,И,Балябин, С.В.Денежкин и А,Г.Кутузов (53) 62.1,394.662(088.8) (56) Мартынов Е.M. Синхронизация в системах передачи дискретных сообщений, — M. Связь, 1973, с,199-200, рис.11.10, 11.11.

Авторское свидетельство СССР

Р 1338101, кл. Н 04 ? 7/10, 1985. (54) СИСТЕМА ПЕРЕДАЧИ ИНФОРМАЦИИ РЕКУРРЕНТНЪ|МИ ПОСЛЕДОВАТЕЛЬНОСТЯМИ (57) Изобретение относится к электросвязи. Цель изобретения — повышение скорости передачи информации. Систе2 ма передачи информации содержит на передающей стороне модулятор 1, регистр 2 сдвига, RS-триггер 3, эл-т ИЛИ 4, блоки сумматоров 6 и 9 по модулю два, дешифратор 7, опорный

r-p 8, а на приемной стороне демоду-лятор 11, сумматор 12 по модулю два, блоки сумматоров 13 и 24 по модулю два„ RS-триггер 14, регистр 15 сдвига, блок ключей 16, дешифратор 17, формирователь 18 управляющего сигнала, эл-т И 19, счетчик 20 импульсов, муль— типлексор 21. Для повышения скорости передачи информации в систему вводятся на передающей стороне сумматор 5 по модулю два и регистр 10 сдвига, а на приемной стороне регистр 22 сдвига и сумматор 23 по модулюдва. 1 ил.

3 153826

Изобретение относится к электросвя зи и мож т быть использовано в системах передачи дискретной информации рекуррентными последовательностями.

Целью изобретения является повышение. скорости передачи информации.

На чертеже представлена структурная электрическая схема системы передачи информации рекуррентными последовательностями, (Система передачи информации рекур1 рентными последовательностями содержит на передающей стороне. модулятор 1, регистр 2 сдвига, RS-триггер 3, эле- 15 мент ИЛИ 4, сумматор 5 по модулю два, первый блок 6 сумматоров по модулю два, дешифратор 7, опорный генератор.

8, второй блок 9 сумматоров по модулю два, дополнительный регистр 10 сдвига, 20 на приемной стороне — демодулятор 11, сумматор 12 по модулю два, первый блок 13 сумматоров по модулю два, RS-триггер 14, регистр 1S сдвига, блок !6 ключей, дешифратор 17, форми- 25 рователь 18 управляющего сигнала, элемент И 19, счетчик 20 импульсов, мультиплексор 21, дополнительный регистр 22 сдвига, дополнительный сумматор 23 по модулю два, второй блок 24 сумматоров по модулю два.

Система работает следующим образом.

На передающей стороне в исходном .состоянии RS-триггер 3 имеет на своем инверсном выходе сигнал "1", которым через элемент ИЛИ 4 регистр

2 и дополнительный регистр 10 уста" навливаются и удерживаются в нулевом состоянии. БлагодаРя этому сиг- 40 налы опорного генератора 8 не могут вызвать продвижение информации по регистру 2 и дополнительному регистру 10. При этом на выходе дешифратора 7, дешифрирующем нулевое состояние разрядов регистра 2, формиру- ется сигнал "1", которым регистр 2 и дополнительный регистр 10 включаются по управляющим Р/S-входам в режим параллельной записи. Символы комбинации передаваемого сообщения поступают на информационные входы системы передачи информации рекуррентными последовательностями одновременно с сигналом Начало передачи" на

S-вход RS-триггера 3.

По сигналу "Начало передачи" RSтриггер 3 изменяет свое состояние, в.результате чего сигнал "1" снимается с устанавливающих R-входов регист— ров 2 и дополнительного регистра 10.

При этом фронтом импульса от опорного генератора 8 производится параллельная запись сигналов по входам параллельной записи (D<-D„) в дополнительный регистр 10. В регистр 2 записывается концевая комбинация, соответствующая установленному фазовому состоянию фаэирующей рекуррентной последовательности. Сигналы концевой комбинации в виде сигналов "0" и "1" подают постоянно на 0-входы разрядов регистра 2..В дополнительный регистр 10 записываются символы комбинаций передаваемого сообщения, При записи концевой комбинации в регистр 2 на выходе дешифратора 7 ° дешифрирующего нулевое состояние всех разрядов регистра 2, формируется сигнал "0" и, следовательно, происходит переключение регистра 2 и дополнительного регистра 10 в режим последовательной записи по P/$-входам и производится в них сдвиг сигналов под действием импульсов опорного генератора 8, При этом первым блоком 6 сумматоров вырабатываются сигналы по рекуррентному правилу, установленному для фазирующей последовательности. Задается указанное правило числом сумматоров по модулю два„ порядком их соединения в первом блоке 6 сумматоров и подключением его входов к выходам разрядов регистра 2. Сигналы с выхода первого блока 6 сумматоров поступают на вход последовательной записи регистра 2. Благодаря этому вырабатывается фаэирующая рекуррентная последовательность с постоянным фазовым состоянием, Построением и подключением второго блока 9 сумматоров к дополнительному регистру 10 обеспечивается задание рекуррентного правила формирования информационной рекуррентной последовательности. Длина обеих последовательностей устанавливается одинаковой путем установления числа разрядов регистра

2 и дополнительного регистра 10 одинаковым, а также соответствующим подключением к выходам их разрядов входов первого 6 и второго 9 блоков сумматоров.

Каждой комбинации алфавита сообщений соответствует передача одной и той же рекуррентной последовательности, формируемой с помощью дополнительдулятора 11. В исходном состоянии сигналами с выходов RS-триггера 14 обеспечивается управление мультиплексором 21. Через первый канал мультиплексора 21 сигналы с выхода сумматора 12 поступают на вход последовательного ввода дополнительного регистра

22, а через второй канал осуществляется подключение I-входа регистра 15 к информационному выходу демодулятора Il.

При записи в регистр 15 сигналов первый .блок 13 сумматоров формирует элементы местной информационной рекуррентной последовательности, которые суммируются по модулю два в сумматоре 12 с элементами принимаемой последовательности. Элементы последовательности с выхода сумматора 12 поступают через первый канал мультиплексора 21 для записи в дополнительный да демодулятора 11, поступающими на тактовый С-вход регистра 22. По записанным в последний элементам второй блок 24 сумматоров формирует элементы фазирующей рекуррентной последовательности, аналогичной фазирующей рекуррентной последовательности, формируемой на передающей стороне регистром

2 и первым блоком 6 сумматоров.

Синхронизация местной фазирующей рекуррентной последовательности, вырабатынаемой дополнительным регистром 22 и вторым блоком 24 сумматоров, с принимаемой обеспечивается за счет записи в дополнительный регистр 22 элементов последовательности с выхода сумматора 12. За счет записи в регистр 15 элементов последовательности с информационного выхода демодулятора

Il,.подаваемых через второй канал мультиплексора 21, происходит синхронизация местной информационной рекуррентной последовательности, вырабатываемой регистром 15 и первым блохом 13 сумматоров, с принимаемой последовательностью, 3а счет суммирования элементов принимаемой последовательности с элементами местной информационной рекуррентной последовательности, синхронизируемой с принимаемой последовательностью, на выходе сумматора 12 вьщеляются элементы фазирующей рекуррентной последовательности, элементы которой сравниваются с элементами местной последовательности в дополнитель5 1538267 6 ного регистра 10 и второго блока 9 сумматоров с соответствующим этой комбинации сдвигом, В канал 25 связи передается последовательность

5 получаемая суммированием по модулю два элементов фазирующей и информа-. ционной .рекуррентных последовательностей н сумматоре 5, Каждым элементом с выхода сумматора 5 производится коррекция фазового состояния информационной рекуррентной последовательности путем записи значений указанных элементов н первый разряд дополнительного регистра 10 по его I-входу» Оконча- 5 ние формирования обеих последователь-! ностей устанавливается дешифратором 7

IIo pешифрирoванию концевой комбинации

° \ фазирующей рекуррентной последователь, ностью, Сигнал с выхода дешифратора 20

7 поступает на нход сигнала "Запрос информации системы передачи информации рекуррентными последонательностя- „.регистр 22 сигналами с тактового выхоми и через элемент ИЛИ 4 íà R-входы регистра 2 и дополнительного регистра 25

10, которые устанавливаются н нулевое состояние, а на входы параллельной записи дополнительного регистра 10 поступают сигналы очередной комбинации передаваемого сообщения, При 30 этом на выходе дешифратора 7 формируется сигнал "1", которым регистр

2 и дополнительный регистр 10 включа- ются по Р/S-входам н режим записи .информации с П-входов. По очередному фронту импульса от опорного генератора 8 начинается новый цикл формирования последовательностей, протекающий описанным образом. Заканчивается процесс передачи информации путем 40 . подачи после сигнала "Запрос информации 1 сигнала "Конец передачи", по которому RS-триггер 3 устанавливается н исходное состояние, обеспечивая при этом установку в исходное состоя- 45 ние регистра 2 и дополнительного регистра 10.

Прием элементов переданной последовательности протекает следующим образом. Сигналы из канала 25 связи 50 поступают н демодулятор 11, При демодуляции принимается решение по значениям каждого элемента принимаемой последовательности. Результат решения выдается и виде сигнала 55

11 11 1t tt или О на информационном выходе демодулятора 11. Решения принимаются по сигналам синхронизации, подаваемым на тактовоный выход демо1538267 ности ном сумматоре 23. При безошибочном приеме после установления синхронизации обеих местных последовательностей с принимаемой последовательностью на выходе дополнительного сумматора

23 формируется сигнал "0", свидетельствующий о совпадении элементов выделенной и местной фазирующих рекуррентных последовательностей, При этом сигналы с тактового выхода демодулятора 11 проходят лань на тактовый С-вход счетчика 20, так как через элемент И 19 их прохождение на устанавливающий R"âõîä счетчика 20 невозможно из-за сигнала "0 на втором входе элемента И 19, Объем счетчика

20 устанавливается равным числу элементов, составляющих зачетный отрезок фазирующей последовательности. 20

После прохождения зачетного отрезка счетчик 20 переполняется и его выходной. сигнал переключает RS-триггер 14 ° При этом включаются первые 25 входы первого и второго каналов (У, Yg) мультиплексора 21, через первый канал которого выход второго блока 24 сумматоров подключается к

I-входу дополнительного регистра 22, 30 а выход первого блока 1 3. сумматоров через второй канал мультиплексора 21 подключается к I-входу регистра 15.

Благодаря этому обеспечивается дальнейшее автономное и синхронное с при" 35 нимаемой последовательностью формирование местных фазирующей и информационной последовательностей. По окончании периода фазирующей рекуррентной последовательности дешифра- 40 тор 17 (концевой комбинации) формирует сигнал "1", который поступает на выход сигнала " Разрешение на получение информации" системы передачи информации рекуррентными последователь- 45 костями, на формирователь 18 и на блок 16 ключей и тем самым разрешается получение информации, которая снимается через блок 16 ключей с выходов разрядов регистра 15, Формирователь выделяет спад импульса дешифратора 17 и производит установку

RS-триггера 14 по К-входу в исходное состояние. Сигналами с К$"триггера ,14 переключается в исходное состоя55 ние мультиплексор 21, Таким образом, приемная сторона оказывается подготовленной к приему новой комбинации сообщения, При приеме последовательности с искажениями на выходе дополнительного сумматора 23 появляются сигналы

"1", свидетельствующие о несоответствии в элементах .принимаемой и местной фазирующих последовательностей, Сигнал с выхода дополнительного сумматора 23 разрешает прохождение сигнала с тактового выхода демодулятора

11 через элемент И 19 на К-вход счетчика 20. Установка в нулевое состояние счетчика 20 по его К-входу обеспечивает исключение ложного приема комбинацйй сообщения, так как при отсутствии переключения RS-триггера 14 запрещается по дополнительному входу дешифратора 17 выделение концевой комбинации фазирующей последовательФормул а изобретения

Система передачи информации рекуррентными последовательностями, содержащая на передающей стороне последовательно соединенные RS-триггер, элемент HJIH регистр сдвига и дешифратор, выход которого подсоединен к управляющему входу регистра сдвига, а также модулятор, первый и второй блоки сумматоров по модулю два и опорный генератор, выход которого подсоединен к тактовому входу регистра сдвига, входы первого блока сумматоров по модулю два подключены к соответствующим выходам регистра сдвига, причем S- u R-входы RS-триггера и выход ,модулятора явлются соответственно входом сигнала "Начало передачи", входом сигнала "Конец передачи" и канальным выходом системы, на приемной стороне — последовательно соединенные демодулятор, мультиплексор, регистр сдвига и первый блок сумматоров по модулю два, а также элемент

И, счетчик импульсов, RS-триггер, формирователь управляющего сигнала, блок ключей, второй блок сумматоров по модулю два, дешифратор и сумматор по модулю два, первый вход которого подключен к информационному выходу демодулятора, тактовый выход которого подсоединен к первому входу элемента

И и объединенным тактовым входам счетчика импульсов и регистра сдвига, инверсный и прямой выходы RSтриггера подсоединены соответственно к первому и второму управляющим вхо10

1538267

Составитель В,Орлов

Техред. JI.Îëèéíûê Корректор С.Черни

Редактор И.Горная

Заказ 174

Тираж 520 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35,, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 дам мультиплексора, информационные входы ключей подключены к соответствующим выходам регистра сдвига, а входы дешифратора объединены с соответствующими входами второго блока сумматоров по модулю два, причем вход демодулятора и выходы блока ключей являются соответственно канальным входом и информационными выходами системы, отличающаяся тем, что, с целью повышения скорости передачи информации, на передающей стороне введены регистр сдвига и сумматор по модулю два, при этом вход последовательной записи, установочный вход, тактовый вход и управляющий вход дополнительного регистра сдвига подключены соответственно к выходам сумматора по модулю два, элемента ИПИ, опорного генератора и дешифратора, выходы дополнительного регистра сдвига подсоединены к соответствующим входам второго блока сумматоров по модулю два, выход которого подсоединен к первому входу сумматора по модулю два, второй вход сумматора по модулю два объединен с входом последовательной записи регист. ра сдвига и подключен к выходу первого блока сумматоров по модулю два, дополнительный выход дешифратора подсоединен к второму входу элемента ИЛИ, а вход модулятора — к выходу сумматора по модулю два, причем входы параллельной записи дополнительного регистра сдвига и дополнительный выход дешифратора являются соответственно информационными входами и выходом сигнала запроса информации системы, на приемной стороне введены дополнитель5 ный сумматор по модулю два и дополнительный регистр сдвига, при этом выход первого блока сумматоров по модулю два подсоединен к объединенным вторым входам второго канала мультиппексора

1р и сумматора по модулю два, выход которого подсоединен к первым входам дополнительного сумматора по модулю два и первого клиала мультиплексора, объединенные вторые входы которых

1б подключены к выходу второго блока сумматоров по модулю два, выход дополнительного сумматора по модулю два подсоединен к второму входу элемента И, выход которого подсоединен к устано»

20 вочному входу счетчика импульсов, выход дешифратора подсоединен непосредственно к управляющему входу блока ключей и через формирователь управляющего сигнапа к R-входу RS-триггера, S-вход и прямой выход которого подключены соответственно к выходу счетчика импульсов и дополнительному входу дешифратора> выход первого каналамультиплексора подсоединен к информационному входу дополнительного регистра сдвига, тактовый вход и выходы которого подключены соответственно к тактовому выходу демодулятора и соответствующим входам дешиф.

35 ратора, причем выход дешифратора яв" ляется выходом сигнала "Разрешение получения информации системы.