Устройство защиты от помех
Изобретение относится к вычислительной технике и позволяет повысить эффективность защиты от помех путем защиты сигнала "Ответ" как в низком, так и в высоком уровне. Для этого введены дополнительно два элемента И - НЕ, благодаря чему сигнал "Ответ" (СИП) на выходе устройства переходит в состояние из высокого уровня в низкий только при наличии сигнала "Ввод" или "Вывод" в низком уровне и только один раз, а в высоком уровне сигнал "Ответ" (СИП) на выходе устройства может установиться тоже только один раз в момент, когда оба сигнала и "Ввод" и "Вывод" находятся в состоянии высокого уровня. Такая высокая помехозащищенность позволяет использовать это устройство в составе ЭВМ, работающих в местах с большим уровнем помех. 1 ил.
Изобретение относится к вычислительной технике и может быть использовано в составе ЭВМ, работающих в местах с большими уровнями помех. Цель изобретения - повышение эффективности защиты от помех путем защиты выходного сигнала "Ответ" при нахождении его как в низком, так и в высоком уровне. На чертеже представлена принципиальная схема предлагаемого устройства асинхронного микропроцессорного блока. Оно состоит из элемента ИЛИ-НЕ 1, элемента И-НЕ 2, триггера 3, элементов И-НЕ 4 и 5, элементов БИС 6-10 микропрограммной управляющей памяти (СОМ), элементов БИС 11 арифметического устройства (ALU) элементов БИС 12 системного контроллера (COS). Устройство работает следующим образом. В начальный момент сигналы "Ввод", "Вывод" и "Ответ" (СИП) находятся в высоком уровне. При этом на выходе элемента И-НЕ 4 вырабатывается сигнал низкого уровня, переводящий триггер 3 в состояние с высоким уровнем. При установке сигнала "Ввод" либо сигнала "Вывод" в состояние с низким уровнем на выходе элемента И-НЕ 4 появляется высокий уровень, который для входа триггера 3 является пассивным. На выходе элемента И-НЕ 5 вырабатывается высокий уровень, поступающий на вход элемента И-НЕ 2. При появлении низкого уровня на входе элемента ИЛИ-НЕ 1 с выхода элемента И-НЕ 2 на вход сброса триггера 3 поступает сигнал низкого уровня, переводящий выход триггера 3 в состояние с низким уровнем. Сколько бы раз после этого сигнал "Ответ" (СИП) на входе элемента ИЛИ-НЕ 1 и элемента И-НЕ 4 не менял своего значения, триггер 3 будет продолжать сохранять состояние низкого уровня сигнала на своем выходе. При снятии сигналов "Ввод" или "Вывод" на входе сброса триггера 3 появляется сигнал высокого уровня, который для триггера 3 является пассивным. Состояние на выходе триггера изменится, как только на входе элемента И-НЕ 4 сигнал "Ответ" (СИП) изменит свое состояние на высокий уровень. На входе триггера 3 появится низкий уровень сигнала, переводящий его выход в состояние с высоким уровнем. Сколько бы раз после этого сигнал "Ответ" (СИП) на входе элемента ИЛИ-НЕ 1 и элемента И-НЕ 4 не менял своего значения, триггер 3 будет продолжать сохранять состояние высокого уровня сигнала на своем выходе. Таким образом, сигнал "Ответ" (СИП) на выходе устройства переходит в состояние из высокого уровня в низкий только при наличии сигнала "Ввод", либо сигнала "Вывод" в низком уровне и только один раз, вне зависимости от того, сколько переходов из состояния высокого в низкий и из низкого в высокий было по входу сигнала "Ответ" устройства по первому переходу данного входного сигнала "Ответ" из высокого уровня в низкий. На выходе "Ответ" (СИП) устройства сигнал в высоком уровне может установиться только один раз в момент, когда оба сигнала и "Ввод" и "Вывод" находятся в состоянии высокого уровня, сколько бы раз сигнал "Ответ" на входе устройства не переходил из состояния низкого уровня в высокий и из высокого в низкий, по первому переходу сигнала "Ответ" на входе устройства из состояния низкого в высокий. (56) Черняховский Д. И. , Шиллер В. А. , Юровский А. А. Процессор с системой команд и интерфейсом микроЭВМ "Электроника-60" на основе БИС серии КР588. Электронная промышленность, 9, 1983, с. 11. Авторское свидетельство СССР 960783, кл. G 06 F 3/02, 1980.
Формула изобретения
УСТРОЙСТВО ЗАЩИТЫ ОТ ПОМЕХ, содержащее элемент ИЛИ - НЕ, элемент И - НЕ и триггер, причем выход элемента ИЛИ - НЕ соединен с первым входом элемента И - НЕ, выход которого соединен с входом сброса триггера, отличающееся тем, что, с целью повышения эффективности защиты от помех путем защиты сигнала "Ответ" как в низком, так и в высоком уровне, в него введены второй и третий элементы И - НЕ, причем вход "Ответ" устройства соединен с входом элемента ИЛИ - НЕ и первым входом второго элемента И - НЕ, выход которого соединен с входом установки триггера, а второй и третий входы второго элемента И - НЕ соединены соответственно с входами сигналов "Ввод" и "Вывод" устройства для подключения к выходам "Ввод" и "Вывод" асинхронного микропроцессорного блока, с первым и вторым входами третьего элемента И - НЕ, выход которого соединен с первым входом первого элемента И - НЕ, прямой выход триггера является выходом устройства для соединения с входом "Ответ" асинхронного микропроцессорного блока.РИСУНКИ
Рисунок 1
