Вычислительное устройство

 

Изобретение относится к автоматике и вычислительной технике, в частности к вычислительным устройствам, и служит для реализации по логарифмическому алгоритму множительно-делительных и степенных операций с сигналами в виде напряжения постоянного тока. Целью изобретения является повышение точности за счет компенсации ошибки, обусловленной объемным сопротивлением эмиттеров и баз логарифмирующих транзисторов. Устройство содержит одноквадратный логарифмический многофункциональный модуль, выполненный на первом 1, втором 2, третьем 3 и четвертом 4 операционных усилителях (ОУ), первом 19, втором 20 и третьем 21 логарифмирующих (ЛТ) и первом антилогарифмирующем (АЛТ) 22 транзисторах и первом 6, втором 7, третьем 8, четвертом 9, шестом 10, седьмом 11 и восьмом 12 масштабных резисторах. Для компенсации указанной ошибки база второго ЛТ соединена через компенсирующий резистор 18 с шиной нулевого потенциала, через который задается ток, пропорциональный компенсируемой ошибке и формируемый с помощью второго 23 и третьего 24 антилогарифмирующих транзисторов и одиннадцатого 16 и двенадцатого 17 масштабных резисторов. Токовый инвертор, выполненный на пятом ОУ 5 и пятом 13, девятом 14 и десятом 15 масштабных резисторах, имеет изменяемый с помощью девятого масштабного резистора 14 коэффициент передачи, и за счет его механической связи с седьмым масштабным резистором 11 обеспечивает выполнение условия компенсации при изменении показателя степени реализуемого выражения. 2 ил.

COIO3 COBETCHHX

СОЦИАЛ ИСТИЧЕО.1ИХ

РЕСПУБЛИН

А1 (51) 5 С Об G 7/16

ОПИСАНИЕ ИЗОБРЕТЕНИгт

Н АВТОРСИОМ,Ф СВИДЕТЕЛЬСВ ГВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4297692/24-24 (22) 18,08,87 (46) 30,01,90, Вюл, № 4 (71) Томский политехнический институт им,С,M,ÊHðoâà (72) В.В Самокиш и П,Н.Тиссен (53) 681,3 (088.8) (56) Авторское свидетельство СССР № 613333, кл, G 06 G 7/161, 1976.

Авторское свидетельство СССР

¹ 1282163, кп, G 06 G 7/16, 1985. (54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО (57) Изобретение относится к автоматике и вычислительной технике,в частности к вычислительным устройствам и служит для реализации по логарифмическому алгоритму множительно-делительных и степенных операций с сигналами в виде. напряжения постоянного тока. Целью изобретения является повышение точности за счет компенсации ощибки,обусловленной объемным сопротивлением эмиттеров и баз логарифмирующих транзисторов, Устройство содержит одноквадрантный логарифмический многофункциональный модуль, выполненИзобретение относится к автоматике и вычислительной технике и может быть использовано в аналоговых вычислительных машинах для реализации выра.жений вида

F= (— )

Х .Z (1) где Х,т,Š— входные сигналы;

n — показатель степени, причем Ic n (1, 2

1тый на первом I,втором 2,третьем 3 и четвертом 4 операционных усилителях (ОУ), первом 19, втором 20 и третьем

21 логарифмирующих (ЛТ) и первом антилогарифмирующем (АЛТ) 22 транзисторах и первом б, втором 7, третьем 8, четвертом 9, шестом 10, седьмом 11 и восьмом 12 масштабных резисторах, Для комттенсации указанной ошибки база второго ЛТ соедиттена через компенсирующий резистор 18 с шиной нулевого потенциала, через который задается ток пропорциональнъпт компенсируемой ошибке и формируемый с помощью второго 23 и третьего 24 антилогарифмирующих транзисторов и одиннадцатого 16 и двенадцатого 17 масштабных резисторов. Токовый инвертор, выполненный на пятом ОУ 5 и пятом 13 девятом 14 десятом 15 масштабных резисторах, имеет изменяемый с помощью девятого масштабного резистора 14 коэффициент передачи и за счет его механической связи с седьмым масштабным резистором

11 обеспечивает выполнение условия компенсации при изменении показателя степени реализуемого выражения, 2 ил.

Ц тть изобретения — ттовьпчение точности

На фиг,1 изображена функциональная схема предлагаемого вычислительного устройства; на фиг,2 — то же, пример выполнения, Вычислительное устройство (фиг,l) содержит первый 1, второй 2, третий . 3, четвертый 4 и пятый 5 операционные усилители, пери тй 6, второй 7, третии ! 539798

Первый 1, второй 2, третий 3 и четвертый 4 операционные усилители, первый 19, второй 20 и третий 21 логарифмирующие и первый. антилогарифмирующий 22 транзисторы, первый 6, второй 7, третий 8, четвертый 9, шестой

10, седьмой 11 и восьмой 12 масштабные, первый 25 н второй 26 тскосграничительные и компенсирующий 18 резис торы образуютодноквадрантный логарифмический вычислитель, реализующий выражение вида (i), с однополярными вхОдными сигналами (полОжительными в случае использования и-р-и транзис торов, как это показано на фиг,l).

Седьмой масштабный резистор 11 выполняет функции потенцисметра для плавной регулировки показателя степе35 ни и изменением коэффициента деления резистивного делителя, образованного совместно с шестым 10 H восьмым 12 масштабными резисторами. 40

Для компенсации ошибки, Обусловленной объемными сопротивлениями баз и эмиттеров логарифмирующих и антилсгарифмирующего трапзисторов вычислителя база логарифмирующего транзисто-4 ра 20 соединена с шиной 31 нулевого потенциала через компенсирующий резистор 18 величиной Ry через который с . помощью остальных элементов схемы задается ток lg p пропорциональный напряжению сшибки, приведенной к логарифмической стороне, Первый операционный усилитель 1 по цепи: первый токоограничительный резистор 25, переход эмиттер-база первого логарифмирующего транзистора

19 задает ток коллектора Х пропорциональный напряжению на входе 27 сигнала-делителя. При этом напряже8, четвертый 9, шестой 10 седьмой l l восьмой 12, пятый !3, девятый 14, десятый 15, одиннадцатый 16 и двенадцатый 17 масштабные резисторы, ком-; пенсирующий резистор 18, первый 19, второй 20 и третий 21 логарифмирующие транзисторы, первый 22, второй 23 и третий 24 антилогарифмирующие тран9HcTopbI первыи 25 H I3TopoH 26 тскО ограничительные резисторы, входы сигнала-делимого 27, сигнала-делителя

28 H сигнала-сомножителя 29, выход

30 устройства и шину 31 нулевого потенциала, 1

Устройство работает следующим обЕ:ЗЗ ОМ о

Х„ Iz п(1 1n =- - ч 1п — -+ Ix ° r.1 Х . м о (Ъ

l r + Х„В ), (2) где и - масштабный коэффициент ре" зистивного делителя, -образованногс шестым 10 седьмым 11 и восьмым 12 масштабними резисторами;

4т =

=0,026  — температурный потенциал;

I — тепловой ток транзисторов, - Третий операционный усилитель 3 через второй токоограничительный резистор 26, переход эмиттер-база третьего логарифмирующего транзистора 21 устанавливает коллекторный ток последнего Хц пропорциональным напряжению на входе 29 сигнала-сомножителя. Напряжение на эмиттере первого антилогарифмирующего транзистора 22 с учетом падения напряжения на его объемном сопротивлении базы и эмиттера r,:

1n — - + т

I»

I г1=п(ч 1п — — + г тI

Х, (3) Х - Х2г2 где I - ток первого антнлогарифмирующе го тр анз и ст о ра, Поскольку все транзисторы схемы идентичны друг другу и тепловые то/ ки их эмиттерных переходов равны, то напряжение на выходе 30 устройства пропорционально току:

Х„= ХЧ(Х" )"

fn(I л-Хгг,+Х 1Я+Х г- I.гг (4)

Как видно, погрешность преобразования носит мультипликативный харакйие на переходе база-эмиттер первого логарифмирующего транзистора 19 равно логарифму сигнала с входа 27.

Второй операционный усилитель 2 по цепи . седьмой 11 и шестой 10 масштабные резисторы, переходы эмиттер-база первого и второго логарифмирующих транзисторов 19 и 20 задает ток коллектора последнего Iq пропорциональный сигналу-делимому входа 28, При этом на восьмом масштабном резисторе 12 с учетом действия компенсирующего тока формируется сигнап

5 )5 тер, причем величина подлежащего компенсации напряжения и числителе экспоненты обычно не превосходит

1 мВ, соответствующего относительной ошибке преобразования 4Х, Пятый операционный усилитель 5, пятый 13, девятый 14 и десятый 15 масштабные резисторы образуют схему токового инвертора, коэффициент передачи которого может изменяться с помощью девятого масштабного резистора, выполненного в виде потенциаметра, При попарном равенстве шестого 10 и восьмого 12, пятого 13 и десятого 15 масштабных резисторов, а также если отношения величин шестого 10 и седьмого 11 масштабных резисторов пропорциональны отношению пятого 13 и девятого 14 масштабьплх резисторов, коэффициент передачи токового инвертора при одинаковом относительном положении средних выводов седьмого и девятого масштабных резисторов будет обратно пропорционален коэффициенту передачи резистивного делителя, определяющего показатель степени и, При «ыполнении указанных условий равенстве четвертого 9 и двенадцатого 17 масштаоных резисторов„ а также в силу идентичности параметров третьего логарифмирующего 21 и третьего антилогарифьирующего транзисторов, выходной ток токового ннвертора (так через десятый масштабный резистор) будет равен: — — (г — т )

1 п F (5) Предполагая равенство объемных

3 сопротивлений баз и эмиттеров транзисторов схемы, выбор равной им величины компенсирующего резистора R обеспечивает в соответствии с (4) независимость выходного сигнала устройства от учитываемых источников . погрешности, При выполнении седьмого

Аналогично, при равенстве второго и одиннадцатого масштабных резисторов, а также в силу идентичности параметров и режимов первого лагарифмирующего и второго антилагарифмирующего транзисторов, абе слечивающих равенства их каллектарных токов, полный ток компенсации I<, протекающий через компенсирующий резистор 18:

39798

25

3S

50

5

11 и девятого 14 масштабных резисто" ров в ниде сдвоенного потенциаметра, в котором обеспечивается одинаковое взаимное относительное полажение среднего (общего) вывода, в схеме устройства обеспечивается компенсация рассматриваемой погрешности для любого значения плавно регулируемого показателя степени.

В устрайстве, приведенном на фиг.2 коррекция рассматриваемой ошибки осуществляется по базе третьего логариф.мирующего транзистора 21, саединенного через компенсирующий транзистор 18 с шиной 31 нулевого потенциала, К базе этого транзистора подключены коллектор второго антилогарифмирующега транзистора 23, копирующего коллекторный так первого антилогарифмирующеца транзистора 22, двенадцатый масштабный резистор 17, задающий так, пропорциональный напряжению на входе 29 сигнала-сомножителя, а также выход токового инвертора, выполненного на пятом 13, девятом 14 и десятом 15 масштабных резисторах и пятом операционном усилителе 5, Входной ток токового инвертара пропорционален разности коллекторных токов первого

19 и второго 20 логарифмирующих транзисторов и формируется саответс-.венно третьим антилагарифмирукщим транзистором 24 и одиннадцатым масштабным резистором 16, Коэффициент передачи токового инвертара при тех же условиях, чта и у устройства, приведен-" ного на фиг, 1, равен показателю сте-. пени и, задаваемому седьмым масштабным резистором 11, средний вывод которого имеет одинаковое относительное положение со средним выводом девятого масштабного резистора 14.

Устройство по фиг,2 обладает несколько большим-быстродействием, в то же время устройство по фиг,1 предоставляет возможности использования свободной базы nepaor o антилагарифмирующего транзистора, например, для управления знакам выхаднагo сигнала при построении четырехквадрантных схем, Фор мула и з а б р е т е ни я

Вычислительное устройство, ссдержащее первый — пятый операционные усилители„ инвертирующие входы которых соединены с первыми выводами соответственно первого — пятого масштаб1 539798 Й ных резисторов и коллекторами соответственно первого, второго и третьего логарифмирующих и первого и второго антилогарифмирующих транзисторов, 5 вторые выводы первого, второго и третьего масштабных резисторов являются соответственно входами сигнала- делителя, сигнала-делимого и сигнала-сомножителя устройства, второй вывод четвертого масштабного резистора соединен с выходом четвертого операционного усилителя, эмиттеры перчого и второго логарифмирующих транзисторов через первый токоограничительньж резистор соединены с выходом первого операционного усилителя, эмиттер третьего логарифмирующе-. ,го и эмиттер первого антилогарифмирующего транзисторов через ВТороН то 2О коограничительный резистор соединены ,с выходом третьего операционного уси1 лителя, третий антилогарифмирующий транзистор, шестой - двенадцатый масштабные резисторы, первые выводы 25 шестого и седьмого масштабных резисторов соединены с базой первого логарифмирующего транзистора, средний вывод седьмого масштабного резистора соединен с выходом второго операцион- () ного усилителя, второй вывод седьмого и первый вывод восьмого масштабных резисторов объединены, вторые выводы шестого .и восьмого масштабных резис.торов, а также база первого антилога- >5 рифмирующего транзистора подключены к шине нулевого потенциала, о т л ич а ю щ е в с я тем, что, с целью повышения точности, в него введен компенсируюший резистор, первый вывод которого соединен с первыми выводами десятого и одиннадцатого масштабных резисторов, неинвертирующим входом пятого операционного усилителя, базой второго логарифмирующего транзистора и коллектором третьего антилогарифмирующего транзистора, база и эмиттер которого соединены. соответственно с базой и эмиттером первого логарифмирующего транзистора, выход пятого операционного усилителя подключен к среднему выводу девятого масштабного резистора, первый и второй выводы которого соединены с вторыми выводамн соответственчо пятого и десятого масштабных резисторов, второй вывод одиннадцатого масштабного резистора подключен к входу сигнала-делимого, эииттер и база BTopoI о антилогарифмирующего транзистора соединены соответственно с эмиттером и базой третьего логарифмирующего транзистора, второй вывод компенсирующего резистора подключен к шине нулевого потенциала, первый и второй выводы двенадцатого масштабного резистора соединены соответственно с инвертирующим входом пятого операционного усилителя и выходом четвертого операционного усилитепя, являющегося выходом устройства, 1539798

Составитель Н,Зайцев

Редактор А,Лехнина Техред Л.Олийнык Корректор Н, Ревская

Заказ 925 Тираж 556 Подпнсно е с

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Иосква, Ж-35, Раушская наб„, д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101