Устройство регулирования @ -фазного напряжения

 

Изобретение относится к электротехнике. Цель изобретения - повышение надежности и точности регулирования. Устройство регулирования M - фазного напряжения реализует зонный принцип распределения импульсов по управляющим электродам управляемых вентилей, регулирование производится на частоте, превышающей частоту входного напряжения в 2 M раз. Для реализации зонного принципа распределения импульсов введены блок выделения фронтов 4 и программируемая логическая матрица 3, за счет чего достигается указанная цель. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

091 (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ иг. 1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlO ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4450790/24-07 (22) 12,.05.88 (46) 15.02.90. Вюл. У 6 (7I) Высшее техническое учебное заведение "Севмашвтуз" (72) А.С.Исхаков и А.В.Ушаков (53) 621 .314.2 (088.8) (56) Авторское свидетельство СССР

У 1201987, кл. G 05 Р 1/66, 1983. (54) УСТРОЙСТВО РЕГУЛИРОВАНИЯ m-ФАЗНОГО НАПРЯЖЕНИЯ (57) Изобретение относится к электро(51) 5 С 05 F 1/66 Н 02 _#_ 5/257

2 технике. Иель изобретения — повышение надежности и точности регулирования.

Устройство регулирования ш-д азного напряжения реализует зонный принцип распределения импульсов по управляющим электродам управляемых вентилей, регулирование производится на частоте, превышающей частоту входного напряжения в 2m раз. Для реализации зонного принципа распределения импульсов введены блок выделения Фронтов 4 и программируемая логическая матрица 3, за счет чего достигается указанная цель, 2 ю, 1 543395

Изобретение oTFIocHTcB к электротехнике .

Целью изобретения является повышение надежности и точности регулирова5 ния.

На фиг.1 изображена схема устройства, на фиг,2 — временные диаграммы его работы.

Устройство. содержит синхронизатор входы которого соединены с выводами 2, а выходы подключены к тремверхним входам программируемой логической матрицы 3 и входам блока-4 вы деления фронтов, выход которого соединен с обнуляющим входом двоичного счетчика 5, счетный вход которого соединен с выходом генератора б импульсов, при этом информационные выходы двоичного счетчика 5 подключены. 20 к первым входам элемепта 7 сравнения, вторые входы которого поразрядно подключены к младшим разрядам информационного выхода цифрового регулятора 8, а выход элемента 7 сравнения и стар- 25 шие разряды инйормаиионнorо выхода цифрового регулятора 8 соединены с тремя нижними входами программируемой логической матрицы 3, выходы которой через формирователи 9 сигналов управления соединены с управляющими.. электродами управляемых вентилей 10, входы которых подключены к выводам 2 для подключения питающей сети, а выходы — к выводам 1 1 для подключения о нагрузки.

На диаграмме .12 представлены на пряжения на выводах 2; на диаграм40 мах 13-15 - сигналы на выходе синхронизатора 1, описываемые логическими переменными б, в, г; на диаграмме 16сигнал на выходе блока 4 выделения фронтов;, на диаграмме 17 — сигнал на выходе генератора 6 импульсов; на диаграмме 18 — сигнал на выходе двоичного счетчика 7, описываемый логической переменной ж, на диаграммах

19 и 20 - сигналы в старших разрядах выходов цифрового регулятора 8, опи50 сываемые логическими переменными з-и; на диаграммах 21-23 — сигналы на выходах программируемой логической матрицы 3, описываемые логическими пере" менными к, л, м, на диаграммах 24-26 5 сигналы на выходах формирователей 9; на диаграмме 27 — напряжение на выводах 11. бвгзй + бвгзи) 9 бвгзй + бвгзи); бвгзй + бвгзи) . (бвгзи + бвгзй + (бвгзй + бвгзи + (бвгзй + бвгзи + бвгзй +

К =Ж

+ бвгзй +

Л=Ж

+ бвгзй +

И=Ж

+. бвгзй + бвгзй + бвгзи +

Выходные сигналы программируемой логической матрицы 3 формируются по длительности и амплитуде формирователем 9 сигнала управления, поступают на управляющие электроды управляемых вентилей 1 0 и открывают их. Изменяя число на выходе цифрбвого регулятора 8 можно изменять угол открыва9 о ния от 0 до 180 с дискретом, зависящим от разрядности информационного выхода циФрового регулятора 8 и двоичного счетчика 5.

Устройство работает следующим образом.

При появлении на шинах А, В, С сети 2 напряжения питания на выходах синхронизатора 1 появляются логические сигналы 13-15, высокие уровни которых совпадают с положительными полупериодами соответствующих напряжений питания ° С помощью блока 4 выделения фронтов формируются импульсы

16, обнуляющие двоичный счетчик 5. В течение времени между этими импульсами двоичный счетчик 5 считает импульсы 17, поступающие с генератора 6.

Насчитываемое на двоичном счетчике 5 число в виде двоичного кода параллельно поступает на элемент 7 сравнения, на другие входы которого с информационного выхода цифрового регулятора

8 параллельно в виде двоичного кода поступают младшие разряды числа, задающего угол открывания управляемых вентилей 10, При совпадении чисел, поступающих на входы элемента 7 сравнения, на его выходе 09ормируется сигнал 18, по переднему фронту которого включается один из управляемых.вентилей 10. Выбор включаемого управляемого вентиля осуществляется с помощью программируемой логической матрицы 3, на входы которой поступают сигналы, формируемые синхронизатором 1, схе" мой ? сравнения, и п старших разрядов числа с информационного выхода цифро" вого регулятора 8. Число п равно ближайшему целому, не превышающему log m. и

При m 3, п 2 программируемая логическая матрица 3 реализует по выходам следующие логические функции: ц

1Ч

fj

f6

f, fg

И !

Щ

Составитель 0 Назаров

Редактор Е.Копча Техред Л.Сердюкова Корректор Л.Патай

Заказ 401 Тираж 653 Подписное . ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101

5 1543

Формула изобретения

Устройство регулирования ш-фазного напряжения, содержащее синхронизатор, 5 входы которого подключены к выводам для подключения питающей сети, двоичный счетчик, счетный вход которого соединен с выходом генератора импульсов, информационные выходы счетчика поразрядно соединены с входами элемента сравнения, вторые входы которого поразрядно соединены с информационным выходом цифрового регулятора, m формирона те лей с игналов уп ра в лен ия, выходы которых подключены к управляющим электродам управляемых вентилей, входы которых подключены к выводам

395 6 для под ключ ен ия и ит ающей с е т и, а в ы= оды — к выходным выводам, о т л и— чающее с я тем, что, с целью повышения надежности и точности регулирования, введены блок выделения фронта, входы которого соединены с выходами синхронизатора, а выход под" к ючен к обнуляющему входу двоичного счетчика, программируемая логическая матрица, первые входы которой соединены с выходами синхронизатора, второй вход — с выходом элемента поразрядного сравнения и третий вход — со старшими разрядами информационного выхода цифрового регулятора, а выходы с в я з аны. с фо рми ров а тел ями с игн ала управления.