Устройство для преобразования двоичного равновесного кода в полный двоичный код

 

Устройство для преобразования двоичного равновесного кода в полный двоичный код, содержащее элемент задержки и счетчики, вход первого счетчика является входом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него введены пороговый блок, ключ, блок памяти, сумматор и хронизатор, объединенные входы порогового блока, хронизатора и счетный вход второго счетчика подключены к входу устройства, выход порогового блока соединен непосредственно со счетным входом третьего счетчика и через элемент задержки с управляющим входом ключа, выходы второго и третьего счетчиков соединены соответственно с первыми и вторыми адресными входами блока памяти, выход которого соединен с информационным входом ключа, выход ключа соединен с информационным входом сумматора, первый - четвертый выходы хронизатора соединены с управляющими входами соответственно второго, третьего счетчиков, блока памяти и сумматора, выход первого счетчика соединен с входами установки в "0" второго, третьего счетчиков и сумматора, выход сумматора является выходом устройства.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН.(19) (11) (51) 5 Н 03 М 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

IlPH ГКНТ СССР

1 (21) 3989271/24-24 (22) 10.12.85 (46) 15.02.90. Бюл. № 6 (72) Ю.П. Зубков "" (53) 621.398(088.8) (56) Авторское свидетельство СССР № 1078613, кл. Н 03 М 7/02, 1982.

Авторское свидетельство СССР

¹ 797069, кл. Н 03 M 7/02, 1979. (54)(57) УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ДВОИЧНОГО РАВНОВЕСНОГО КОДА В

ПОЛНЫЙ ДВОИЧНЫЙ КОД, содержащее элемент задержки и счетчики, вход первого счетчика является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия устройства; в .него введены пороговый блок, ключ, блок памяти, сумматор и хронизатор, объединенные входы порогового блока, хронизатора и счетИзобретение относится к электросвязи и может..быть использовано в системах передачи информации и вычислительной технике.

Цель изобретения — повьппение быстродействия устройства.

На чертеже показана структурная схема устройства °

Устройство содержит пороговый блок 1 элемент 2 задержки, третий счетчик 3, блок 4 памяти, ключ 5, сумматор 6, второй счетчик 7 и блок

8 управления, выполненный на хронизаторе 9 и первом счетчике 10.

Устройство работает следующим образомм.

2 ный вход второго счетчика подключены к входу устройства, выход порогового блока соединен непосредственно со счетным входом третьего счетчика и через элемент задержки с управляющим входом ключа, выходы второго и третьего счетчиков соединены соответственно с первыми и вторыми адресйыми входами блока памяти, выход которого соединен с информационным входом ключа, выход ключа соединен с информационным входом сумматора, первый— четвертый выходы хронизатора соединены с управляющими входами соответственно второго, третьего счетчиков, блока памяти и сумматора выход пер- а

Э е вого счетчика соединен .с входами установки в "0" второго, третьего .счетчиков и сумматора, выход сумматора является выходом устройства.

Пусть, для определенности, на вход устройства последовательно поступают символы (сигналы) комбинации 100101 двоичного Н-6-значного кода с посто-,. янным весом К-3.

Первый (нумерация разрядов и едио ниц в комбинации осуществляется справа налево) символ 1 запускает блок 8 управления, запоминается в счетчике 7 ч и в виде двоичного кода воздействует на блок 4 памяти. На другие входы блока 4 воздействует двоичный код счетчика 3, в котором запоминается в1 одной единичный сигнал после прохождения им порогового блока 1 (на выход порогового блока 1 проходят только .

1543549 единичные входные сигналы). Выходной сигнал порогового блока запоминается также в элементе 2 задержки..

Под воздействием управляющих кодов на выходе блока 4 формируется двоичный код величины

С,=С=С=О о г е j = 1 - десятичное .отображение двоичного кода счетчика 3 (например выходного сигнала порогового блока 1);

i i 1 — десятичное отображение

I двоичного кода счетчика 7 (номер входного элемен".. тарного сигнала устройства);

- число сочетаний из а по

Составитель М. Никуленков

Техред N.Ходанич Корректор O. Ципле

Редактор А. Огар

Заказ 408 . Тираж 655 Подписное

ВНИИ!И Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 10! в.

Выходной двоичный код блока 4 чер з открытый к этому времени выходи ж сигналом, элемента 2 задержки к юч 5 поступает в сумматор 6, где с ммируется, с исходным нулевым кодом.

После этого на входе устройства появляется второй сигнал — нулевой, который изменяет только состояние сМетчика 7 на двоичный код числа 2.

Третий входной сигнал — единичный п еобразуется подобно первому сигна" л, в результате чего на блок 4 возд йствуют двоичный код числа i = 3 с етчика 7 и двоичный код числа j = 2 с етчика 3. На выходе блока 4 форми.р ется двоичный код числа

С Сг ы Сг = 1 -1 3-<

5 который проходит через ключ 5, открытый во время воздействия на него выходного сигнала элемента 2 задержки, в сумматор 8, где суммируется с хранимым в нем кодом.

Далее на вход устройства поступает четвертый сигнал — нулевой, изменяющий состояние счетчика 7 на двоичный код числа 4, и пятый сигнал— нулевой, изменяющий состояние счетчика 7 на двоичный код числа 5.

Последним из символов исходной комбинации, воздействующих на вход

15 устройства, является шестой символ 1, который изменяет двоичные коды счетчиков 3, 7 соответственно на двоичные коды чисел 6 и 3 ° Коды воздействуют на адресные входы блока 4 памя20 ти и на его выходе формируется двоичный код величины

С. =Cs =Сs =10

3 б-1

5 который проходит через ключ 5 в сум25 матор 6 и суммируется с находящимся там двоичным кодом числа 1. Результирующий код сумматора 6 — двоичный код числа 11 — предъявляется на выход устройства. ю

По окончании предъявления выходного кода получателю информации на выходе счетчика 10 формируется сигнал начальной установки и блоки 3, 6 и 7 приводятся в исходное сос.тояние, уст35 ройство готово к преобразованию следующего исходногб двоичного равновесного сигнала.

Устройство для преобразования двоичного равновесного кода в полный двоичный код Устройство для преобразования двоичного равновесного кода в полный двоичный код 

 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и предназначено для использования в .системах передачи и хранения информации

Изобретение относится к вычислительной технике и может быть использовано в автоматических устройст

Изобретение относится к технике передачи дискретной информации и обеспечивает повьшение помехоустойчивости

Изобретение относится к электросвязи и может использоваться в системах передачи информации и вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и системам управления и может быть использовано для дискретных преобразований сигналов

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может использоваться для преобразования двоичного безызбыточного кода в двоичной равновесный код

Изобретение относится к автоматике, вычислительной технике и может использоваться в системах синхронизации, решающих схемах приемников составных сигналов с избыточностью

Изобретение относится к электросвязи и может использоваться в демодуляторах многопозиционных многоуровневых равномощных сигналов

Изобретение относится к вычислительной технике и автоматике и может быть использовано в отказоустойчивых системах обработки данных

Изобретение относится к электросвязи и может использоваться в системах передачи цифровой информации и вычислительных системах

Изобретение относится к автоматике и вычислительной технике и может использоваться в системах, где требуется преобразование двоичного кода из одного вида в другой

Изобретение относится к импульсной технике и может использоваться в системах автоматики, электросвязи, в вычислительной технике
Наверх