Устройство для согласования потоков телеметрических отсчетов

 

Изобретение относится к электросвязи. Цель изобретения - повышение быстродействия. Устройство содержит формирователь (Ф) сигналов программных приоритетов, блок сокращения избыточности эл-тов сообщения, регистры сдвига, блок регистрации сигналов приоритета, эл-ты И, RS-триггер, Ф сигналов управления коммутацией сигналов начального и конечного адресов, делитель частоты, эл-т ИЛИ, блок синхронизации (БС), коммутатор сигналов приоритета, блоки обработки сигналов начального и конечного адресов, блок сравнения, блок управления каналом передачи данных, коммутатор адресных сигналов и буферный запоминающий блок (БЗБ), а также канал передачи данных. Данное устройство работает в двух режимах: запись поступающего отсчета в БЗБ и считывание очередного отсчета с наивысшим приоритетом из БЗБ в канал передачи данных. Синхронизация работы в каждом из режимов осуществляется при помощи соответствующих им сеток частот, которые вырабатываются Ф формирователем сигналов управления коммутацией и БС. Цель достигается за счет инициации режимов работы в пределах трех периодов тактовой частоты. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1543561

А1 (51) 5 Н 04 L 12/26

ОПИСАНИЕ ИЭОБРЕТЕНИ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4348577/24-09 (22) 22.12.87 . (46) 15.02.90. Бюл. N 6 (71) Специальное конструкторско-технологическое бюро физико-механического института им. Г.B. Карпенко (72) Б.М. Бойчук, lO.А. Кужелюк и А.А. Лукенюк (53) 62! ° 394.4(088.8) (56) Авторское свидетельство СССР.

N 35!335, кл. H 04 L 11/08, 1969.

Авторское свидетельство СССР

И 526084, кл, Н 04 L 11/00, 1975. (54) УСТРОЙСТВО ДЛЯ СОГЛАСОВАНИЯ ПОТОКОВ ТЕЛЕИЕТРИЧЕСКИХ ОТСЧЕТОВ (57) Изобретение относится к электросвязи. Цель изобретения - повышение быстродействия. Устр-во содержит формирователь (Ф) сигналов программных приоритетов, блок сокращения избыточности эл-тов сообщения, регистры сдвига, блок регистрации сигналов приоритета, эл-ты И, RS-триггер, Ф

Изобретение относится к электросвязи и может быть использовайо в системах адаптивной телеметрии для согласования потоков телеметрических отсчетов.

Цель изобретения - повышение бы" стродействия.

На фиг. 1 представлена структурная электрическая схема устройства для согласования потоков телеметрических отсчетов; -на фиг. 2 - организация информационных сообщений в буферном запоминающем блоке (3Б).

2 сигналов управления коммутацией сигналов начального и конечного адресов, делитель частоты, эл-т ИЛИ, блок синхронизации (БС), коммутатор игналов приоритета, блоки обработки сигналов начального и конечного адресов, блок сравнения, блок управления каналом передачи данных, коммутатор адресных сигналов и буферный запоминающий блок (БЗБ), а также канал передачи данных.

Данное устр-во работает в двух режимах: запись поступающего отсчета в

БЗБ и считывание очередного отсчета с наивысшим приоритетом из БЗБ в канал передачи данных. Синхронизация работы в каждом из режимов осуществляется при помощи соответствующих

Я им сеток частот, которые вырабатываются Ф сигналов управления коммутацией и БС. Цель достигается за счет инициации режимов работы в пределах трех периодов тактовой частоты. 1 з.п. ф-лы, 2 ил. @ щи|

Устройство для согласования потоков телеметрических отсчетов содержит Формирователь 1 сигналов программных приоритетов, блок 2 сокращения избыточности элементов сообщения, регистр 3 сдвига, блок 4 регистрации сигналов приоритета, первый элемент И 5, RS-триггер 6, второй элемент И 7, Формирователь 8 сигналов управления коммутацией сигналов начального и конечного адресов, делитель 9 частоты, элемент ИЛИ 10, блок

11 синхронизации, коммутатор 12 сиг1543561 налов приоритета, блок 13 обработки сигнала начального адреса, блок 14 обработки сигнала конечного адреса, блок 15 сравнения, блок 16 управления,каналом передачи данных, коммутатор 17 адресных сигналов, второй регистр 18 сдвига и буферный ЗБ 19.

На фиг. 1 обозначен также канал

20 передачи данных. 10

Блок 4 регистрации сигналов приоритета образуют первый дешифратор 21.,„ первый и второй блоки 22 и 23 элементов ИЛИ-НЕ, регистр 24 сдвига, блок25. выбора приоритета передачи сигнала, второй дешифратор 26, элемент И-ИЛИ

27 и элемент ИЛИ 28.

Формирователь 8 сигналов управления коммутацией сигналов начального и конечного адресов содержит первый элемент И 29, первым B-триггер 30, второй элемент И 31, третий элемент

И 32, второй D-триггер 33, четвертыГ элемент И 34, RS-триггер 35 и блок

i i 36 элементов И-ИЛИ.

Х;

Блок .11 синхронизации выполнен в виде тактового генератора 37 и распределителя 38 импульсов.

Блок 13 обработки сигналов начального адреса образуют коммутатор 39, элемент 40 памяти {ЭП) и регистр 41 сдвига.

Блок 14 обработки сигналов конечного адреса включает коммутатор 42, ЭП 43 и регистр 44 сдвига.

Первый и второй блоки 22 и 23 элементов ИЛИ-НЕ содержат элементы ИЛИНЕ 45.

Блок 36 элементов И-ИЛИ выполненf в виде первого, второго, третьего 40 и четвертого элементов И-ИЛИ 46-.49.

Устройство для согласования потока телеметрических отсчетов работает следующим образом.

С блока 2 сокращения избыточности случайным образом приходят телеметри,ческие слова (значение отсчета, данные о приоритете, тактовый импульс), предназначенные для буферизации в буферном ЗБ 19 и дальнейшего посту-50 пления с частотой Х® в канал 20 пере" дачи данных. .Буферный ЗБ 19 логически построен . пооследующему принципу.

Каждая ячейка состоит из двух час- „.. тей Х и У {фиг. 2). Часть Х предназначена для записи отсчета, а часть

У вЂ” адресная и служит для организации блоков отсчетов по их приоритетам.

Пусть иэ блока 2 сокращения избыточности поступают отсчеты трех уровней приоритетов Ед, Е и Ес, которые запоминаются в буферном ЗБ 19, причем наивысший приоритет Ел, а наинизший

Ес. В канал 20 должны поступать вначале все отсчеты с наивысшим иэ имеющихся приоритетов, а затем остальные

Если при передаче в канал 20 отсчетов с низшим уровнем приоритета из блока

2 начинают поступать отсчеты с flpHO ритетом более высоким, то они должны передаваться в первую очередь, а передача огсчетов с более низким приоритетом должна прерываться.

В буферном ЗБ 19 значения поступающих отсчетов размещаются в следующем логическом порядке.

Рассмотрим состояние буферного

ЗБ 19 в некоторый момент времени.

Пусть отсчеты с приоритетом Е находятся в ячейках с адресами АН, А1, А2, А3, А4, А5, А6, отсчеты с приоритетом Š— в ячейках ВН„ В1, В2, В3, В4, 85, а отсчеты с приоритетом Е - в ячейках СН, Cl, С2.

Ячейки АК, ВК, СК зарезервированы для записи очередных отсчетов соответствующих приоритетов. Оставшиеся ячейки RH, R1-R12, RK свободны и заполняются по иере поступления отсчетов.

Для организации ячеек в блоки всоответствии с приоритетом находящихся в них отсчетов используется принцип косвенной адресации. В адресной части каждой ячейки записан адрес следующей ячейки, в которой хранится последующий отсчет с данным приоритетом. Так, например, в адресной части ячейки АН хранится ссылка, т.е. адрес ячейки А1, в ячейке А1 адрес ячейки А2 и т.д, вплоть до ячейки А5. В ячейке А6 хранится адрес (ссылка) зарезервированной ячейкй АК. Аналогичным образом организуются ячейки, предназначенные для хранения отсчетов с приоритетами Е, и Ес, а также свободные ячейки R.

Таким образом, все ячейки логически объединены в блоки А, В, С, в которых находятся отсчеты соответствующих приоритетов, и блок свободных ячеек R. Начальные и конечные адреса каждого из блоков записаны соответственно в ЭП 40 и 43 начального и конечного адресов. Адреса ячеек с начальными и конечными адресами блоков определяются приоритетом блока данных

561 ь на время, необходимое для записи отсчета в буферный ЗБ 19.

Приоритет отсчета определяется формирователем 1 на основании информации, поступающей с блока 2 сокращения избыточности, например номера измерительного канала, номера программы опроса или др. При этом формирователь 1 может иметь различную структуру, в частности представлять собой постоянный запоминающий блок, где в ячейках с адресами, соответствующими номерам информационных каналов (программ опроса или др.), эа" писаны их приоритеты E» E, Е . Значение отсчета с выхода первого регистра 3 поступает на первые информационные входы (Х) буферного ЗБ 19, а значение приоритета - на первый информационный вход коммутатора 12 управляемого RS-триггером 35, и информационный вход блока 4 регистрации, который регистрирует приоритеты логических блоков отсчетов для последующего извлечения в режиме считывания из буферного ЗБ 19 отсчетов с максимальным текущим приоритетом.

Приоритет отсчета через первый дешифратор 21 и первый и второй блоки

22 и 23 элементов ИЛИ-НЕ, поступает на вход регистра 24. По срезу импульса, формируемого на третьем выходе распределителя 38, соответствующий приоритету разряд регистра 24 устанавливается в единицу, а значения остальных подтверждаются при помощи. первого и второго блоков 22 и 23 элементов ИЛИ-НЕ. Блок 25 выбора на основании выходной информации регистра определяет максимальный существующий в ЗБ 19 приоритет. Таким образом, на выходе блока 4 регистрации постоянно присутствует информация о номере блока отсчетов с наивысшим текущим приоритетом.

В режиме записи отсчета коммутатор 12 подключает выход регистра 3 (приоритет отсчета) входам коммутаторов 39 и 42.

Импульс с первого выхода распределителя 38 разрешает прохождение сигнала приоритета через коммутатор

42 на адресные входы ЭП 43 и сигнала константы с входа константы уст ройстваа для согласования потоков те леметрических отсчетов через коммутатор 39 на адресные входы ЭП 40.

Считанные при этом из ЭП 40 началь45

5 1543 или константой (для Н и К). В исходном состоянии RS-триггер 6 установлен в единичное состояние, первый и второй RS-триггеры 30 и 33 и регистр 24в нулевое состояние. В ЭП 40 и 43

5 записаны начальные и конечные адреса (АМ=АК, ВМ=ВК,,, RMRK), а в буферном ЗБ 19 организованы блоки А;

В и С из одной ячейки (в частях Y 10 ячеек записаны собственные адреса) и блок R из всех остальных ячеек., Цепи начальной установки для упрощения не указаны.

Устройство для согласования потоков телеметрических отсчетов работает в двух режимах: запись поступающего отсчета в буферный ЗБ 19 и считывание очередного отсчета с наивысшим приоритетом из буферного ЗБ 19 в ка нал 20. Инициация режимов работы (запись/считывание) осуществляется путем установки соответствующих флажков (первый 0-триггер 30 (второй Этриггер 33)) тактовыми импульсами бло- 2 ка 2 сокращения избыточности или импульсами с выхода делителя 9, задающего частоту передачи данных в канал 20.

Синхронизация работы в каждом из 30 режимов осуществляется при помощи соответствующих им сеток частот, вырабатываемых формирователем 8 и блоком 11 синхронизации. При этом предусматривается устранение формирователем 8 конфликтов, возникающих при одновременных (в пределах трех периодов тактовой частоты f ) требованиях на запись отсчета от блока

2 сокращения избыточности и считыва- 40 ние от делителя 9. Требование, которое пришло позже, запоминается соответствующим флажком, осуществляющим переключение RS-триггера 35 после окончания текущего цикла.

Рассмотрим работу устройства для согласования потоков телеметрических отсчетов при записи поступившего из блока 2 сокращения избыточности отсчета в буферный ЗБ 19 и при считы- 50 вании из него очередного отсчета в канал 20. Пусть в буферный ЗБ 19 производится запись отсчета с йриоритетом Е, а считывается отсчет с высшим приоритетом. 55

При поступлении телеметрического слова с блока 2 сокращения избыточности значение отсчета и его приоритет запоминаются в первом регистре 3

7 154356 ный адрес.резервной ячейки, предназначенной для записи текущего отсчета, и конечный адрес блока ВК иэ ЭП

43 записываются соответственно в регистры 41 и 44.

На втором такте работы импульс с второго выхода распределителя 38 осуществляет подачу через коммутатор 39 начального адреса резервной ячейки

RH на адресные входы буферного ЗБ 19, t0

,чтение из ячейки RH буферного ЗБ 19, ссылки на следующую резервную ячайку Ы, запись ее во второй регистр, lI8 а также запись а ЭП 43 значения

1 ... нового конечного адреса RH блока В. вместо прежнего ВК.

На третьем такте импульс с третьего выхода распределителя 38 через ко:," мутатор 17 подключает к адресным ах"».,дам буферного ЗБ 19 выход регистра ! 44 и, соответственно, записывает по адресу ВК значение отсчета (часть М ячейки) и ссылку на новый адрес RH, конечной ячейки Ьлока BC. Кроме того, 1, этот же импульс переписывает из второго регистра 18 в ЭП 40 новый начал;;:. ный адрес Ы блока К прежнего адреса

RH и производит чтение из ЭП 43 адреса RK блока К (путем соответствующего 0 переключения коммутатора 42). Совпадение считанного адреса RK co ссылкой, записанной во втором регистре 18, сви: детельствует об исчерпании резервных ячеек (в блоке R остается одна). При этом выходной импульс с блока 15 совпадения устанавливает а нулевое сос, тояние RS-триггер 6, который запреща, ет блоку 2 сокращения избыточности выдачу отсчетов до разгрузки буфер40 ного ЗБ 19. На этом цикл записи отсчета заканчивается.

Ц режиме считывания отсчета из буферного ЗБ 19 RS-триггер 35 при помощи коммутатора t2 подключает блок 25 выбора к первым информационным входам коммутаторов 39 и 42, Это обеспечивает выборку для считывания блока данных с наивысшим текущим приоритетом (в данном примере Ьлок А).

Я

На первом такте импульс с первого выхода распределителя 38 осуществляет при помоц»и коммутаторов 39 и 42 пощ лючение адресных входов ЭП 40 и

42 соответственно к выходу коммутатора 12 и входу сигнала константы устройства для согласования потоков телеметрических отсчетов и считывает начальный адрес АН блока данных А в

1 В регистр 41 и конечный адрес. RK резервного блока R в регистр 44.

На втором такте производится чтение иэ буферного ЗБ 19 по адресу АН значения отсчета (часть М ячейки), который поступает на вход канала 20 (при этом на его управляющий вход через блок 16 управления поступает

I синхроимпульс), и ссылки на последующую ячейку А1 Ьлока A, подлежащую считыванию в следующем цикле.

Этот адрес запоминается во втором регистре I8. Параллельно в ЭП. 43 записывается новый конечный адрес АН резервного блока R вместо прежнего

8KÄ

На третьем такте в ЭП 40 записывается новый начальный адрес А1 блока А вместо прежнего АН, а в буферный ЗБ 19 по адресу RK - ссылка на ячейку АН. Кроме того, из ЭП 43

-..÷èòывается конечный адрес АК блок

А и сравнивается со ссылкой из вто-. рого регистра 18 блока 15 сравнения

При совпадении адресов (блок А исчерпан) происходит сброс соответствующе" го разряда в регистре 24 при помощи второго дешифратора 26, второго блока

23 элементов ИЛИ-НЕ и элемента И-ИЛИ

27. Параллельно через второй элемент

И 7 осуществляется перевод (подтверждение) а единичное состояние RS-триггера 6, что разрешает блоку 2 сокращения избыточности выдачу отсчетов.

В случае отсутствия отсчетов с блока 2 сокращения избыточности и передачи всей информации из буферного

ЗБ 19 в канал 20 работа устройства для согласования потоков телеметрических отсчетов приостанавливается путем блокировки тактового генератора 37 сигналом с выхода элемента

ИЛИ 10. о Последующий запуск тактового генератора 37 осуществляется при поступлении перво-о же. импульса отсчета с блока 2 сокращения избыточности. формула изобретения

1. Устройство для согласования потоков телеметрических отсчетов соI держащее формирователь сигнала программных приоритетоа, блок сокращения избыточности элементов сообщения, буферный запоминающий блок, блок управления каналом передачи данных, при9 15435 чем выходы буферного запоминающего блока и блока управления каналом передачи данных являются соответственно информационным и управляющим выходами устройства, о т л и ч а ю щ в е с я тем, что, с целью повышения быстро.-.. действия, введены последовательно соединенные первый регистр сдвига, блок регистрации сигналов приоритета, 10 коммутатор сигналов приоритета, блок обработки сигнала начального адреса и коммутатор адресных сигналов, выход которого подсоединен к адресному входу буферного запоминающего блока, последовательно соединенные блок обработки сигнала конечного адреса, блок сравнения, первый элемент И и

RS-триггер, прямой выход которого подсоединен к управляющему входу бло- 20 ка сокращения избыточности элементов сообщения, последовательно соединенные элемент ИЛИ, блок синхронизации, делитель частоты, Формирователь сигналов управления коммутацией началь- 25 ных и конечных адресов, а также второй элемент И и второй регистр сдвига, при этьм первый информационный вход первого регистра сдвига через формирователь сигналов программных приоритетов подключен к первому информационному выходу блока сокращения изЬыточности элементов сообщения, второй информационный выход и управляющий выход которого подключены со.35 ответственно к второму информационному входу и объединенным управляющему входу первого регистра сдвига и управляющему входу формирователя сигналов управления коммутацией начальных и конечных адресов, первый, второй, и третий выходы которого подсоединены соответственно к первому входу элемента ИЛИ, объединенным первому управляющему входу. блока регистрации сигналов приоритета, второму входу первого элемента И и первому управляющему входу коммутатора сигналов приоритета и объединенным первому входу второго элемента И, второму управляющему входу коммутатора сигналов приоритета, первому входу блока управления каналом передачи данных и второму управляющему входу блока регистрации сигналов приоритета,,третий управляющий вход которого подключен к выходу блока сравнения, четвертый, пятый, шестой и седьмой выходы формирователя сигналов управления коммутацией

6 1

1О начальных и конечных адресов подсоединены соответственно к первому и второму управляющим входам блока обработки сигнала начального адреса и первому и второму управляющим входам блока оЬработки сигнала конечного адреса, второй выход блока регистрации сигнала приоритета подсоединен к вторым входам элемента ИЛИ и блока ynpasления каналом передачи данных, второй, третий, и четвертый выходы блока синхронизации подсоединены соответственно к второму, третьему и четвертому тактовым входам формирователя сигналов управления коммутацией начальных и конечных адресов и соответственно к третьему, четвертому и пятому управляющим входам блока обработки сигнала конечного адреса, второй и четвертый выходы блока синхронизации подсоединены соответственно к третьему входу блока обработки сигнала начального адреса и объединенным четвертому входу блока оЬработки сигнала начального адреса, тактовому входу блока регистрации сигналов приоритета и второму входу второго элемента И, выход которого подсоединен к S-входу

RS-триггера, соответственно объединенные первый и второй управляющие входы коммутатора адресных сигналов и записывающий и считывающий входы буферного запоминающего блока подключены соответственно к третьему и четвертому выходам блока синхронизации, третий выход которого подсоединен к объединенным третьему входу блока управления каналом передачи данных и управляющему входу второго регистра сдвига, информационный вход кото" рого подключен к второму выходу буферного запоминающего блока, первый и второй выходы первого регистра . сдвига подсоединены соответственно к второму информационному входу коммутатора сигналов приоритета и первому информационному входу буферного запоминающего блока, второй информационный вход которого объединен с первым информационным входом блока обработки сигнала конечного адреса и подключен к выходу блока обработки сигнала начального адреса, выход ко" торого подсоединен к второму информационному входу коммутатора адресных сигналов, второй информационный вход блока обработки сигнала начального адреса объединен с вторым входом и второго D-триггеров и третий и четвертый входы блока элементов И-ИЛИ и объединенные пятый вход блока элементов И-ИЛИ и вторые входы первого и третьего элементов И являются соответственно управляющим входом, первым, вторым, третьим и четвертым тактовыми входами формирователя сигналов управления коммутацией начальных и конечных адресов> а прямой выход перcoro D-триггера, прямой и инверсный выходы ЕБ-триггера, первый, второй, третий и четвертый выходы блока элементов И-ИЛИ являются соответственно первым, вторым, третьим, четвертым, пятым, шестым и седьмым выходами формирователя сигналов управления коммутацией начальных и конечнь>х адресов, блок синхронизации содержит последовательно соединенные тактовый генератор и распределитель импульсов, i причем вход и выход тактового генератора и первый, второй и третий

25 выходы распределителя импульсов яв" ляются соответственно входом, первым, вторым, третьим и четвертым выходами блока синхронизации, блок обработки сигнала начального адреса содержит

;D последовательно соединенные коммутатор, элемент памяти и регистр сдвига, причем первый и второй информационные входы и первый и второй управляющие входы коммутатора, информационный вход элемента памяти, объединенные считы"

,зающий вход элемента памяти И управ ляющий вход регистра сдвига, а также записывающий вход элемента памяти и выход регистра сдвига являются соот,>и ветственно первым и третьим информационными входами, первым и вторым управляющими входами, вторым информационным входом, третьим и четвертым управляющими входами и выходом блока обработки сигнала начального адреса, блок обработки сигнала конечного адреса содержит последовательно соединенные коммутатор, элемент памяти и регистр сдвига, а также элемент ИЛИ> выход которого подсоединен к считывающему входу элемента памяти, причем первый и второй информационные входы и первый и второй управляющие входы коммутатора, информационный вход элемента памяти, объединенные первый вход элемента ИЛИ и управляющий вход регистра сдвига, а также записывающий вход элемента памяти, второй вход элемента ИЛИ, выходы элемента памяти

1! 1543561 12 блока сравнения и подключен к выходу второго регистра сдвига, второй информационный вход блока обработки сигнала конечного адреса подключен к выходу коммутатора сигналов приоритета, причем объединенные третьи, информационные входы блока обработки сигнала начального адреса и блока об-! работки сигнала конечного адреса яв10 ляются входом сигнала константы уст,ройства, при этом блок регистрации сигналов приоритета содержит последовательно соединенные первый дешиф:ратор, первый и второй блоки элементов ИЛИ-НЕ, регистр сдвига, блок вы15 ,бора приоритета передачи сигнала и второй дешифратор, выходы которогоподсое,динены х соответствующим.вторым входам второго блока элементов ИЛИ-НЕ, à 2Q также элемент И-ИЛИ и элемент ИЛИ> входы которого объединены с соответствующими вторыми входами первого бло ка элементов ИЛИ-HE и подсоединены ,к соответствующим выходам регистра сдвига, а выход блока И-ИЛИ поцсоединен к управляющему входу регистра сдвига, причем информационнь!й и управляющий входы первого дешифратора первый вход, объединенные второй и третий входы и четвертый вход элемента И-ИЛИ, выходы блока выбора приоритета передачи сигнала и блока ИЛИ является соответственно информационным входом, первым и вторь>м управляющими, входами, тактовым входом, третьим уп равляющим входом и первым и вторь>м выходами блока регистрации сигналов приоритета, формирователь сигналов управления коммутацией начальных и конечных адресов содержит последовательно соединенные первый элемент

И, первый D-триггер> второй элемент.

И, RS-триггер и блок элементов И-ИЛИ, последовательно соединенные третий элемент И, второй 1>-триггер и четвертый элемент И, вьход которого подсоединен к R-входу М-триггера, объединенные 0-входы и инверсные вь>ходь> первого и второго D-триггеров подключены соответственно к общему проводу источника питания и вторым входам второго и четвертого элементов И, прямой и инверсный выходы RS-триггера подсоединены соответственно к первому входу первого элемента И и объединенным второму входу блока элементов ИЛИ и первому входу третьего элемента И, причем S-входы первого

15 и регистра сдвигз являются соответственно вторым и третьим информационными входами, первым и вторым управляющими входами, первым информационным входом, третьим, четвертым и пя" тым управляющими входами и первым и вторым выходами блока обработки сигнала конечного адреса, а блок управления каналом передачи, данных выполнен в виде элемента И.

2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок элементов И-ИЛИ содержит первый, второй, третий и четвертый элементы И-ИЛИ, объединенные первые входы первых групп И, объединенные первые входы вторых групп И, объединенные первые входы третьих групп И первого, вто1

43561 14 рого, третьего и четвертого элемен" тов И-ИЛИ, объединенные вторые входы первой и второй групп И первого элемента И-ИЛИ, третьей группы И

5 второго элемента И-ИЛИ и первой,. второй и третьей групп И третьего элемента И-ИЛИ и объединенные вторые входы третьей группы И первого weмента И-ИЛИ, первой и второй групп

И второго элемента И-ИЛИ и первой„ второй и третьей групп И четвертого элемента И-ИЛИ, а также выходы первого, второго, третьего и четвертого элементов И-ИЛИ являются соответСтвенно третьим, четвертым, пятым, первым, вторым входами и первым, вторым, третьим и четвертым выходами блока элементов И-ИЛИ.

1ß 3 61

AIl

4f

4,Г

МЮ g/(81

Ю

Рд

gf

N лю ,Й

МЮ

Ы

М ,„, Л7

"а

L7

Л Ю

ЮР

Nf

N3

Р6

Составитель 8. Орлов

Техред A. I;pанчук Корректор A. Обручар

Редактор A. Огар

Заказ 409 Тираж 516 Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, R-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина;101