Имитатор активной нагрузки источника питания постоянного тока

 

Изобретение относится к электротехнике и предназначено для использования в системах испытания вторичных источников электропитания. Цель изобретения - улучшение динамических характеристик устройства. Силовой канал имитатора состоит из последовательно соединенных ключа 1, входного фильтра 2, неуправляемого инвертора 3 с трансформатором 4, выпрямителя 5, выходного фильтра 6 и ведомого сетью инвертора 7. Введенный в устройство блок 18 формирования фронта тока нагрузки совместно с узлами управления 19 - 29 обеспечивает режимы сброса и наброса нагрузки с крутыми фронтами тока, т.е. улучшает динамические характеристики устройства. 7 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM! пРи Гннт сссР »

t(A!

К АВТОРСКОМУ СВИДЕТЕПЬСТВУ (21 ) 4442228/24-07 (22) 13.05.88 (46) 23,02.90. Бюл . Р 7 (72) В.Н. Мишин, В.Л. Кузьмин, Г.А. Ракитин, А.С. Викулов, Г.Д. Звенов и А.П. Зернов (53 ) 621 .31 6. 722 .1 (088. 8 ) (56 ) Зенко Д.Ф. и др. Регулируемая активно-емкостная нагрузка.-В кн.:

- Модуляционные преобразователи параметров напряжения тока./Под ред.

E,Ï.0áðóñíèê.-Томск: Изд-во Томского университета, 1980, с.120125, рис. 1.

Авторское свидетельство СССР

У 1001 009, кл. G 05 В 17/02, Н 02 М 7/537, 1983. (54) ИМИТАТОР АКТИВНОЙ НАГРУЗКИ ИСТОЧНИКА ПИТАНИЯ ПОСТОЯННОГО ТОКА

„„SU„„545202 А 1 (51)5 G 05 В 17/02, Н 02 Y 7/537

2 (57) Изобретение относится к электротехнике и предназначено для испольI зования в системах испытания вторичных источников электропитания. Цель изобретения — улучшение динамических характеристик устройства. Силовой канал имитатора состоит из последовательно соединенных клкча I, входного фильтра 2, неуправляемого инвертора

3 с трансформатором 4, выпрямителя

5, выходного фильтра 6 и ведомого сетью инвертора 7. Введенный в устрой. ство блок 18 формирования фронта тока нагрузки, совместно с узлами управления 19-29 обеспечивает режимы сброса и наброса нагрузки с крутыми фронтами тока, т.е. улучшает динамические характеристики устройства. 7 ил.

1545202

Изобретение относится к электротехнике и предназначено для использования в системах испытания вторичных источников электропитания.

Цель изобретения — улучшение динамических характеристик устройства.

На фиг . 1 представлена функциональная схема имитатора активной нагрузки источника питания постоянного тока

10 на фиг. g — диаграммы, поясняющие его работу на фиг. 3 — пример выполнения третьего блока управления, на фиг. 4 — то же, четвертого блока управления; на фиг. 5 — то же блока

У 15 временной задержки; на фиг. 6 — то же, схемы задержки; на фиг. 7 — то же, формирователя разрешения перезаписи.

Имитатор активной нагрузки источника питания постоянного тока содер- 20 жит последовательно соединенные ключ

1 „входной индуктивно-емкостной фильтр 2, неуправляемый автономный инвертор 3 с трансформаторным выходом 4, выпрямитель 5, выходной емкост-25 но-индуктивный фильтр 6, ведомый сетью инвертор 7, причем ключ 1 соеди.нен с первым блоком 8 управления, а ведомый сетью инвертор 7 с вторым блоком 9 управления первый измериУ 30 тель 10 рассогласования, входы которого соединены с плюсовой клеммой питания и положительным выводом конденсатора входного индуктивно-емкостного фильтра 2, соединенного с узлом

11 предварительного заряда конденса35 тора, а выход соединен с входами первого 8 и третьего 12 блоков управления выход которого подключен к первому входу узла 11 предварительного заря40 да конденсатора, второй вход которого соединен с минусовой клеммой питания, датчик 13 тока нагрузки, включенный в минусовую цепь перед входным индуктивно-емкостным фильтром 2 второй ..Г 45 измеритель 14 рассогласования, выход которого подключен к входу второго блока 9 управления, а первый вход соединен с датчиком 13 тока, причем второй измеритель 14 рассогласования вторым входом подключен к

50 второму ключу 15 с четвертым блоком

16 управления, вход которого через блок 17 временной задержки соединен с выходом первого измерителя 10 рассогласования, блок 18 формирования фронта тока нагрузки, включенного параллельно перед входным индуктивноемкостным фильтром 2, второй датчик

19 тока, третий измеритель 20 рассогласования, первый цифроаналоговый преобразователь 21, первый реверсивный сдвиговый регистр 22, схема 23 сравнения, генератор 24 синхронизации, второй реверсивный сдвиговый регистр

25, схема 26 задержки, формирователь

27 разрешения перезаписи,эадатчик 28 тока и второй цифроаналоговый преобразователь 29, причем выход третьего измерителя 20 рассогласования соединен со входом блока 18 формирования фронта тока нагрузки, в минусовую цепь перед которым включен второй датч1тк 19 тока, входом соединенный с первым входом третьего измерителя

20 рассогласования, к второму входу которого подключен первый цифроаналоговый преобразователь 21, входом соединенный с выходом первого реверсивного сдвигового регистра 22 и с первым входом схемы 23 сравнения, выход которой подключен к первому входу схемы 26 задержки, выходом подключенная к первому входу второго реверсивного сдвигового регистра 25 и входу генератора 24 синхронизации, а его выход соединен с первым входом первого реверсивного сдвигового регистра

22 и вторым входом второго реверсивного сдвигового регистра 25, третий вход которого подключен к формирователю 27 разрешения перезаписи, второму входу схемы 26 задержки и второму .входу первого реверсивного сдвигового регистра 22, к третьему входу которого подключен эадатчик 28 тока, второй вход схемы 23 сравнения и четвертый вход второго реверсивного сдвигового регистра 25, выход которого через второй цифроаналоговый преобразователь 29 соединен с входным выводом 30 второго ключа 15.

На фиг. 2 приняты следующие обозначения: 31 — импульсы тактового генератора; 32 — напряжение на схеме сравнения; 33 — напряжение на формирователе перезаписи; 34 — напряжение на схеме задержки; 35 — напряжение на выходе первого цифроаналогового прет образователя 21; 36 — напряжение на выходе второго цифроаналогового преобразователя 29; 37 — напряжение на конденсаторе входного индуктивно-емкостного фильтра; 38 — ток ведомого сетью инвертора 39 — ток блока 18 формирования фронта тока нагрузки, 40 — ток на входе имитатора активной

5 15452 нагрузки источника питания постоянного тока.

Третий блок 12 управления (фиг.З) содержит тоанзистор 41, база которого является входом блока 1 2 управления, коллектор транзистора 41 соединен через резистор 42 с плюсовой шиной питания, а эмиттер через резистор 43 подключен к минусовой шине питания, а " также к управляющему электроду тиристора 44, катод которого соединен с минусовой шиной питания, а анод через резистор 45 подключен к плюсовой шине питания, а.также стабилитрон 46 в прямом направлении к базе второго 47 транзистора, которая че— рез резистор 48 соединена с минусовой шиной питания, к которой подклтп— чен эмиттер второго транзистора 47, 20 а его коллектор через резистор 49 соединен с IIJIlocoBoH шиной питпния, а также через диод 50 в прямом направлении с выходом блока 1 2 управления.

Четвертый блок 16 управления 25 (фиг.4) содержит транзистор 51, база которого является входом блока 16 управления, эмиттер транзистора 51 соединен с минусовой шиной питания, а коллектор через резистор 52 с плю- 30 совой шиной питания, а также с управляющим входом тиристора 53, и через резистор 54 с минусовой шиной питания, к которой подключен катод тиристора 53, а его анод через обмотку

35 реле 55 соединен с плюсовой шиной питания, а контакты реле 55 являются выходом блока 16 управления.

Блок 17 временной задержки (фиг.5) содержит первый транзистор 56, база которого является входом блока 17 временной задержки, к которой через резистор 57 подключен к минусовой шине источника литания, которая через резистор 58 соединена с эмитте- 45 ром первого транзистора 56, а его коллектор через резистор 59 подключен к плюсовой шине питания, а также к базе второго транзистора 60, которая через резистор 61 соединена 50 с минусовой шиной пнтания,к которой подключен эмиттер второго транзистора 60, а его коллектор через резистор 62 соединен с плюсовой шиной питания, а также через стабилитрон 55

63 в прямом направлении с базой третьего транзистора 64, между коллектором второго транзистора 60 и стабилитроном 63 подключен конденса02 6 тор 65, второй вывод которого соединен с минусовой шиной ттитаттия, к которой подключен эмиттер третьего транзистора 64, коллектор которого через резистор 66 соединен с плк совой шиной питания, а также с выходом блока 17 временной задержки.

Узлы 21, 29, 23, 22, 25, 28 и 24 могут быть выполнены, например, на стандартных интегральных микросхемах.

Схема 26 задержки (фиг.6) содержит первый элемент ЗИ-НЕ 67, выводы и 5 которого являются входом схемы,26 задержки, к этим выводам подключены выводы 12 и 13 второго элемента ЗИ-НЕ 68, вывод 9 которого подключен к первому выводу первого элемента ЗИ-НЕ 67 и через резистор 69 к плюсовой шине питания, вывод 8 второго лргического элемента ЗИ-НЕ

68 является выходом схемы 26 задержки, а вывод первого элемента ЗИ-НЕ 67 соединен с выводами 2 и 3 первого элемента И-НЕ 70, первый вывод которого через резистор 71 подключен к плюсовой шине питания, а также к выводам 5 и 6 второго элемента И-НЕ 72,,четвертый вывод которого через резистор 73 соединен с плюсовой шиной питания, а также с базой первого транзистора 74, эмиттер которого соединен с минусовой шиной питания, а коллектор через резистор 75 с плюсовой шиной питания, а также с эмиттером однопереходного транзистора 76, а к точке соединения коллектора первого транзистора 74 и эмиттером однопереходного транзистора 76 подключен конденсатор 77, второй вывод которого соединен с минусовой шиной питания, к которой через резистор 78 подключена база 1 однопереходного транзистора

76, а база 2 через резистор 79 соединена с плюсовой шиной питания, а к точке соединения базы 1 однопереходного транзистора 76,и резистора 78 .подключен стабилитрон 80 в обратном направлении, который через резистор

81 соединен с ба.зой второго транзистора 82, которая через резистор 83 соединена с минусовой шиной питания, к ней же подключен эмиттер второго транзистора 82, а его коллектор соединен с первым выводом первого элемента ЗИ-.НЕ 67.

Формирователь 27 перезаписи (фиг.7) содержит кнопку 84, первый вывод которой через резистор 85 сое1545202 динен с плюсовой шиной питания, а второй вывод через конденсатор 86 подключен к управляющему электроду тиристора 87, а также через резистор 88 к минусовой шине питания, которая

5 соединена с катодом тиристора 87, а его анод через два последовательно соединенных резистора 89 и 90 подключены к плюсовой шине питания точка

Э 10 соединения двух последовательно соединенных резисторов 89 и 90 через резистор 91 подсоединена к базе первого транзистора 92, а она через резистор 93 с минусовой шиной питания, f5 к которой п4дключен эмиттер первого транзистора 92, а его коллектор соединен через переменный резистор 94 к плюсовой шине питания, а также к эмиттеру однопереходного транзисто- 20 ра 95, которая через конденсатор 96 подключена к минусовой шине питания, база 2 однопереходного транзистора

95 через резистор 97 соединена с плюсовой шиной питания, а база 1 че- 25 рез резистор 98 — с минусовой шиной питания, а также через стабилитрон

99 в обратном направлении и резистор

100 с базой второго транзистора 101, которая через резистор 102 соединена с минусовой шиной питания, к которой подключен эмиттер второго транзистора 101, коллектор которого, через резистор 103 соединен с плюсовой шиной питания, а также с анодом тиристора 87, к точке соединения двух

35 последовательно соединенных резисторов 89 и 90 подключен стабилитрон

104 в обратном направлении, анод которого через резистор 105 соединен с базой третьего транзистора 106, которая через резистор 107 подключена к минусовой шине питания, а к ней же эмиттер третьего транзистора

106, а его коллектор соединен через 45 резистор 108 с плюсовой шиной питания, а также с первым выводом триг гера 1 09, точка соединения анода стабилитрона 1 04 и резистора 1 05 подключена через резистор 110 к базе четвертого транзистора ill, которая

50 через резистор 112 соединена с минусовой шиной питания, к которой подключен эмиттер четвертого транзистора 11.1, а его коллектор через резистор 113 соединен с плюсовой шиной питания, а также через стабилитрон 11 4 в, обратном направлении с базой пятого транзистора 115, которая через резистор 116 соединена с минусовой шиной питания, к которой подключен эмиттер пятого транзистора 115, а его коллектор через резистор 117 соединен с плюсовой шиной питания, а также с четвертым выводом триггера 109, пятый выход которого является выходом формирователя 27 перезаписи.

Имитатор активной нагрузки источника питания постоянного тока работает следующим образом.

Роль нагрузки испытываемой системы электропитания постоянного тока выполняет ведомый сетью инвертор 7.

P егулирование величины тока нагрузки осуществляется путем изменения угла управления ведомого сетью инвертора

7. Электрическая энергия постоянного тока через ключ 1, входной индуктивФоемкостной фильтр 2 поступает на вход автономного инвертора 3, преобразуется в энергию переменного тока повышенной частоты и через повышающий трансформатор 4 поступает на вход выпрямителя 5, который преобразует ее в энергию постоянного тока, преобразуемую, в свою очередь, ведомым сетью инвертором 7 в энергию переменного тока, передаваемую в сеть. Непосредственно перед подключением имитатора к испытываемому устройству ведомый сетью инвертор 7 зарегулирован на предельные углы инвертирования

Я так как задающее напряжение на его управляющем входе, при разомкнутом клоче 15, находится на нулевом уровне.

Ин нвертор 7 вводится в рабочий режим лишь после заряда конденсаторов входного 2 и выходного 6 фильтров от узла ll предварительного заряда конденсатора и включения ключей 1 и 15.

Последнее возможно лишь после того, как напряжение на конденсаторе фильтра 2 сравняется с напряжением на входе имитатора и на выходе измерителя 10 рассогласования появится положительный уровень напряжения под

У воздействием которого в блоке 8 управления включится тиристор и через катушку контактора начнет протекать ток, что приведет к его срабатыванию и замыканию ключа 1, что приведет к подключению имитатора к испытываемой системе. Одновременно положительный уровень напряжения от измерителя 10 рассогласования поступает на вход блока 12 управления ° В блоке 12 управления (фиг.,3) организована память, элемент памяти необходим для того, чтобы предварительный заряд конденсатора фильтра 2 осуществлялся одинраэ перед началом работы имитатора.

После окончания заряда конденсатора фильтра 2 на выходе блока 12 управ.ления выставится нулевой уровень напряжения, который подается на вход

11 узла предварительного заряда кон10 денсатора, запрещая его работу. В этот же момент времени сигнал с выхода измерителя 10 рассогласования поступает на вход блока 17 задержки

15 длительность задержки, ориентировочно 500 м.с, обеспечивает времязадающая цепочка (фиг.5), выполненная на резисторе и конденсаторе. По истечению этого времени на выходе блока 17

20 задержки появляется нулевой уровень, который поступает на вход блока 16 управления. В блоке .16 управления (фиг.4) включается тиристор 53, через обмотку реле 55 начинает проте- 25 кать ток, который замыкает ключ 15 и на выход измерителя 14 рассогласования поступает задающее напряжение, которое переводит инвертор 7 в рабочий режим. Блок 1 7 задержки необхо- 30 дим для обеспечения бестоковой коммутации ключа 1.

В статическом режиме входной ток

40 (фиг .2) имитатора протекает через ключ 1, входной индуктивно-емкостной фильтр 2, неуправляемый автономный

35 инвертор 3, повышающий трансформатор

4, выпрямитель 5, выходной емкостноиндуктивный фильтр 6 и ведомый сетью инвертор 7, который благодаря отри- 40 цательной обратной связи, осуществляет с помощью измерителя 14 рассогласования, стабилизацию тока на заданном уровне задатчиком 28 тока. Пусть до момента времени t. (фиг.2) через 1. 45 имитатор протекает ток 40, а затем устанавливают на задатчике 28 тока новое его значение, большее, чем предыдущее. Схема 23 сравнения включена таким образом, что сигнал на ее вы50 ходе изменяется в том случае, если величина цифрового кода на первом входе будет больше, чем на втором входе схемы 23 сравнения . Сравнив значение ранее установленного с йовым цифровым кодом, схема 23 сравнения не из55 менит своего состояния 32 (фиг.2), следовательно, схема 26 задержки остается в своем прежнем состоянии иэ-за отсутствия разрешающего сигнала на входе от схемы 23 сравнения, а на вы= ходе схемы 26 задержки остается разрешающий сигнал 34 (фиг.2), В момент времени t (фиг.2) формирователь 27 разрешения перезаписи выставляет на своем выходе уровень логической единицы 33 (фиг.2), который подается на режимные входы рверсивных сдвиговых регистров 22 и 25 соответственно и на схему 26 задержки. Так как схема 26 задержки не была приведена в состояние готовности, то на ее выходе. соединенном со входом генератора 24 синхронизации, остается прежнее состояние. Генератор 24 синхронизации продолжает выдавать тактирующие им, пульсы 31 (фиг.2) на входы синхронизации реверсивных сдвиговых регист.— ров 22 и 25. При появлении одновременно на синхрониэирующем и режимных входах реверсивных сдвиговых регистрах 22 и 25 разрешающих импульсов происходйт перезапись информации со входа на выход. С выходов сдвиговых регистров 22 и 25 цифровой код поступает на входы цифроаналоговых преобразователей 21 и 29, преобразуется в аналогичный сигнал 35 и 36 (фиг.2), пропорциональный по величине новому току 40 нагрузки (фиг. 2), что приводит к появлению сигналов рассогласования на выходах измерителей 14 и 20 рассогласования, которые воздействуют на блок 18 формирования фронта тока нагрузки и через блок 9 управления на ведомый сетью инвертор

7. Блок 18 формирования фронта тока нагрузки начинает отработку сигнала, в результате чего входной ток 40 имитатора (фиг.2) увеличивается до заданного, причем через блок 18 формирования фронта тока нагрузки протекает ток 39 (фиг.2), равный по величине новому установленному току нагрузки. Одновременно инвертор 7 также начинает отработку сигнала управления и его ток 38 (фиг.2) из-эа индуктивного характера фильтра 6 плавно уве-.. личивается до заданного значения, при этом ток 39 (фиг.2), протекаюший через блок 18 формирования фронта тока нагрузки, .уменьшается до значения, равного амплитуде переменной составляющих во входном токе имитатора, с

Ю этого момента блок 18 формирования фронта тока нагрузки работает в качестве активного фильтра.

9 1545202 10

1545202

При сбросе нагрузки имитатор работает следующим образом.

Предварительно на эадатчике 28 тока в момент времени-.t .(фиг.2) уста2 навливают новое значение тока меньшее, чем предыдущая уставка тока.

Схема 23 сравнения, сравнив величину нового кода на входе регистра.22 с цифровым кодом на его выходе, устанавливает на своем выходе нулевой сигнал 32 (фиг.2), который поступает на вход схемы 26 задержки и приводит ее в сотояние готовности. Допустим, что в момент времени. t формирователь 27, 5 перезаписи выставляет на своем выходе уровень логической единицы (фиг,2) которая подается на режимные входы реверсивных сдвиговых регистров 22 и

25 соответственно и на схему 26 задержки, которая выставляет на своем вь1ходe запрещающий сигнал 34 (фиг.2), поступающий на вход генератора 24 синхронизации и на первый вход второго реверсивного сдвигового регистра 25

25, тем самым устанавливая на его выходе нулевое значение во всех разрядах, что приводит к появлению на выходе цифроаналогового преобразователя 29 аналогового сигнала, близко- 30

-ro к нулю на время равное времени задержки, который через блок 9 управ- ления устанавливает такие углы управления ведомого сетью инвертора 7, которые обеспечивают минимальное потребление тока. Ток 38 (фиг.2,t>) ведомого сетью инвертора 7 медленно спадает, а ток 39 (фиг.2) блока 18 формирования фронта .тока нагрузки пропорционально увеличивается, поддерживая на входе имитатора постоянное потребление тока 40 (фиг ° 2) ° момент времени t ток 38 (фиг.2) инвертора 7 становится минимальным, а ток 39 (фиг .2) блока 1 8 формирования 45 фронта тока нагрузки равный ранее установленному току имитатора. Напряжение 37 (фиг.2) на. конденсаторе фильтра 6 уменьшается незначительно, так как ведомый сетью инвертор 7 практи- SO чески не потребляет ток. В момент времени t. схема 26 задержки выставляет на генераторе 24 синхронизации и на первом входе второго реверсивного сдвигового регистра 25 разрешающий сигнал 34, и с появлением тактирующих импульсов на входах синхронизации ре- версивных сдвиговых регистров 22 и 25 происходит перезапись цифрового кода, с их входов на выход, который поступает на входы цифроаналоговых преобразователей 21 и 29, преобразуется в аналоговые сигналы, поступающие на входы измерителей )4 и 20 рассогласования. Выход измерителя 20 рассогласования воздействует на блок 18 формирования фронта тока нагрузки, устанавливая новое значение тока 40 (фиг.2, t+) на входе имитатора, а ток ведомого сетью инвертора 38 начинает медленно увеличиваться до нового значения(фиг.2). С увеличением тока инвертора ток блока 18 формирования фронта тока нагрузки начинает спадать, поддерживая на входе инвертора 7 новое значение установленного тока 40. При этом напряжение 37 на конденсаторе фильтра 6 начинает увеличиваться (фиг .2), что обуславливает незначительный дополнительный зарядный ток в потреблении тока ведомым сетЬю инвертороМ 7.

Таким образом, имитатор активной нагрузки источника питания .постоянного тока позволяет имитировать динамические режимы наброса и сброса нагрузки с крутыми передними и задними фронтами тока, т.е. улучшаются его динамические характеристики. формулаизобретения

Имитатор активной нагрузки источника питания постоянного тока, содержащий последовательно соединенные клйч,входной индуктивно-емкостный фильтр, неуправляемый автономный инвертор с трансформаторным выходом, выпрямитель, выходной емкостно-индуктивный фильтр, ведомый сетью инвертор, причем ключ соединен с первым блоком управления, а ведомый сетью инвертор - с вторым блоком управления, первый измеритель рассогласования, входы которого соединены с плюсовой клеммой питания и точкой соединения положительного вывода конденсатора входного индуктивно-емкостного фильтра с выходом узла предвари" тельного заряда конденсатора, а выход соединен с входами первого и третьего блоков управления, выход которого подключен к первому входу узла предварительного заряда конденсатора, второй вход которого соединен с минусовой клеммой питания, первый датчик тока, включенный в входную

1545202

14 минусов ую цепь входного индуктора

1 индуктивно-емкостного фильтра, второй измеритель рассогласования, выход которого подключен к входу вто— рого блока управления, первый вход

5 соединен с первым датчиком тока, второй вход — с вторым ключом, соединенным с четвертым блоком управления, вход которого через блок временной задержки соединен с выходом первого

Ч измерителя рассогласования, о т л ич ающий ся тем, что, с целью улучшения динамических характеристик устройства, в него введены блок формирования фронта ток а нагрузки, включенный параллельно входу входного индуктивно-емкостного фильтра, второй датчик тока, третий измеритель рассогласования, первый цифроаналоговый 2О преобразователь, первый реверсивный сдвиговый регистр, схема сравнения, генератор синхронизации второй ре1 версивный сдвиговый регистр, схема задержки, формирователь разрешения 25 перезаписи, задатчик тока и второй цифроаналоговый преобразователь, причем выход третьего измерителя рассогласования соединен с входом блока формирования фронта тоКа иа- 30 грузки, в входную минусовую цепь ко-, торого включен второй датчик тока, выходом соединенный с первым входом третьего измерителя рассогласования, к второму входу которого подключен первый цифроаналоговый преобразователь, входом соеднненньФ,с выходом первого реверсивного сдвигового регистра и с первым входом схемы сравнения, выход которой подклкчен к пер" вому входу схемы задержки, выходом подключенной к первому входу второго реверсивного сдвигового регистра и входу генератора синхронизации, выход которого соединен с первым входом первого реверсивного сдвигового регистра и вторым входом второго реверсивного сдвигового регистра, третий вход которого подключен к формирователю разрешения перезаписи, второму входу схемы задержки и второму входу первого реверсивного сдвигового регистра, к третьему входу которого подключен эадатчик тока, второй вход схемы сравнения и четвертый вход второго реверсивного сдвигового регистра, выход которого через второй цифроаналоговый преобразователь соединен с вторым ключом.

1545202

1545202

1545202

Составитель И. Войтович

Техред M.Õoäàíè÷

Редактор Г.Гербер

Корректор. С, Шекмар

Заказ 491 Тираж 658 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101