Устройство для формирования двоичного плоского кода постоянного веса

 

Изобретение относится к вычислительной технике и может использоваться для преобразования двоичного безызбыточного кода в двоичной равновесный код. Исходная кодовая комбинация записывается в регистр 1 и распределяется с помощью коммутатора 2 между преобразователями 3, 8 кода. Кодовая комбинация с выходов преобразователя 8 управляет переключателем 13, отганизуя с помощью элементов ИЛИ 12 и регистров 14 сдвига блоков 10 памяти, а также с помощью переключателей 11 динамический регистр сдвига, в который через элемент ИЛИ 9 последовательно записывается информация с выходов преобразователей 3 кода. После записи кодовых комбинаций в регистры 14 сигнал, сформированный элементами 5, 6 задержки, триггером 4 и элементом ИЛИ 7, переключает переключатели 11, и кодовые комбинации из регистров 14 считываются на выходы устройства. Изобретение расширяет область применения устройства за счет увеличения числа формируемых выходных кодовых комбинаций . 1 ил.

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 5 Н 03 М 7/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

- BJ1, Q

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ fHHT СССР (21) 4454949/24-24 (22) 30,05.88 (46) 23.02.90. Бюл, 1 7 (72) И.П.Зубков. (53) 621.394 ° 67(088.8) (56) Авторское свидетельство СССР

Р 982055, кл. С 08 С 19/28, 1981.

Авторское свидетельство СССР

Ф 1264224. кл . Г 08 С 19/28, 1985. (54) УСТРОЙСТВО ДЛЯ ФОРИИРОВАИРЧ ДВОИЧНОГО ПЛОСКОГО КОДА ПОСТОЯННОГО ВЕСА (57) Изобретение относится к вычислительной технике и может использоваться для преобразования двоичного безызбыточного кода в двоичный равновесный код. Исходная кодовая комбинация записывается в регистр 1 и распределяется с помощью коммутатора

2 между преобразователями 3, 8 кода.

„„SU„„ 1 545327 А 1

Кодовая комбинация с вьглодов преобразователя 8 управляет переключателями

13, организуя с помощью элементов

ИЛИ 12 и регистров 14 сдвига блоков

10 памяти, а также с помощью переключателей 11 динамический регистр сдвига, в который через элемент ИЛИ 9 последовательно записывается информация с выходов преобразователей 3 кода, После записи кодовых комбинаций в регистры 14 сигнал, сформированный элементами 5, 6 задержки, триггером

4 и элементом ИЛИ 7, переключает переключатели 11, и кодовые комбинации из регистров 14 считываются на выходы устройства. Изобретение расширяет g область применения устройства за счет увеличения числа формируемых выходных кодовых комбинаций. 1 ил.

1545327

Изобретение относится к вычислительной технике и может применяться в качестве преобразователя кода в системах передачи телеметрической информации для формирования эондирую5 щих сигналов, в вычислительных системах для формирования тестовых комбинаций.Целью изобретения является расши- 10 рение области применения устройства за счет увеличения числа формируемых выходных кодовых комбинаций.

На чертеже представлена функциональная схема устройства. !5

Устройство содержит регистр 1 сдвига, коммутатор-распределитель 2. вторые преобразователи 3„ -3 р кода;

RS-триггер 4, первый 5 и второй 6 элементы, задержки, первый элемент ИДИ

7, первый преобразователь 8 кода, второй элемент ИЛИ 9, блоки 10 -10я

:памяти и переключатели 11, -11„ „

Блок 10 памяти выполнен на элементе ИЛИ 12„ переключателе 13 и регист- 25 ре 14 сдвига.

Регистр 1 предназначен для промежуточного хранения M-значной двоичной кодовой комбинации.

Коммутатор 2 последовательно направляет Н1 двоичных разрядов из регистра 1 на вход преобразователя 8 кода, Н двоичных разрядов на вход преобразователя 3, кода и т.д., Н(р„1 двоичных разрядов на вход преобразователя 3 кода.

Р

Н = 1- logyCя -1 р

Н, =Llog С„ J i = 2 - Р +

40 где P — вес выходной комбинации преобразователя 8 кода;

Р— вес выходной комбинации пре1 образователя 3, кода;

К,Н вЂ” значность выходных комбинаций 45 преобразователей 3 и 8 кода соответственно, Lx J — наименьшая целая часть от выражения (х).

Преобразователи 3 осуществляют пре. образование комбинаций входного двоичного безызбыточного кода в комбинации выходного двоичного кода постоянного веса. Выводится из преобразователей 3 кода выходная комбинация

55 последовательно. Значность ее — К двоичных разрядов.

Триггер 4 формирует управляющий сигнал для переключателей 11, исходное состояние триггера 4 — нулевое.

Выходной сигнал элемента 5 задержки устанавливает триггер в единичное состояние в момент времени, когда в соответствующие регистры 14 блоков

10 памяти произведена запись информации. Элемент 6 задержки обеспечивает возвращение триггера 4 в исходное нулевое состояние после того, как информация из регистра 14 блоков 10 памяти будет выведена на выход устройства.

Блок 10 памяти предназначен для установления соответствия между номерами единичного символа выходной комбинации преобразователя 8 и выходной комбинации соответствующего преобразователя 3. Блок 10 .памяти работает в двух режимах. В первом режиме на управляющий вход переключателя 13 подается единичный сигнал, выходные сигналы элемента ИЛИ 12 проходят через переключатель 13 на вход регистра 14 и записывается в него, сдвигая предыдущую информацию на выход регистра.

Во втором режиме на управляющий вход переключателя 13 подается нулевой сигнал, входные сигналы переключателя 13 проходят на первый выход блока

10 памяти.

Переключатель 11 подключает выход регистра 14 к выходу устройства при подаче единичного сигнала на управляющий.вход переключателя 11. В исходном состоянии, когда управляющего сигнала нет,второй вход предыдущего блока 10 памяти через переключа-тель 11 соединяется с информационным вторым входом последующего блока 10 памяти.

Устройство работает следующим образом.

Пусть, например, требуется сформировать таблицу (изображение) двоичного (6х5)-значного кода с постоянным весом Р=9, причем выходные двоичные коды постоянного веса преобразователей 3 и 8 кода следующие: для преобразования 8 кода. — Н=6-значный двоичный код постоянного веса Р=З (значность комбинации его входного кода

Н,=4); для преобразователя 3, кода

5-значный двоичный KoII floe TofTHHoI o веса P,=4 (значность комбинации eI.o входного двоичного кода Н =2), для преобразователя 3 2 кода — 5-значная комбинация двоичного KoITB постоянного веса Р =2 (значность комбинации

1545327

3 кода проходит элемент IUIH 9 и записывается н регистр 14 блока 10-, памяти. При этом комбинация 10001 из этого регистра f4 переписывае-:ся в регистр 14 блока 10з памяти„ из которого, в свои очередь, кодовая комбинация 11011 переписывается в регистр

14 блока 10 памяти.

Далее на выходе элемента 5 задержки появляется сигнал, который изменяет исходное состояние триггера 4 а единичное. Перепад выходного наняжения триггера 4 подается на вход лемента 6 задержки..Выходное напряение триггера 4 воздействует на упавляющие входы переключателей 11, а выходы устройства из регистров

4 считываются двоичные кодовые коминации, Формируя иском".о таблицу оского кода:

101011101011, которая поступает на вход формирователя и записывается в регистр 1. р

Коммутатор 2 направляет Н,=4 двоичных разряда 1011 из регистра 1 на ж вход преобразователя 8 кода, который р преобразует их в выходную Н=о-значИ ную двоичную кодовую комбинацию 1

010101 с постоянным весом P=3. Еди- 20 ничные символы этой комбинации пропл ходят на упразляющие входы блоков

101, 10> и 10+ памяти, организуя динамический регистр сдвига, состоящий из трех регистров 14 блоков 10,. 10, 25 и 10 (регистры 14 блоков 10, 10 и 10 закорочены).

Коммутатор ? направляет Н =2 двоичных разрядов 10 из входного регистра 1 на вход преобразователя 3„ кода, в котором им становится в соответствие выходная К=5-значная двоичная .кодовая комбинация постоянного веса P =4 11011. Комбинация проходит элемент ИЛИ 9 и записывается в ре3 гистр 14 блока 10, памяти через элемент ИЛИ 12 и переключатель 13, С помощью коммутатора ? Н =3 двоичных разряда 011 подаются из регистРа 1 на вход преобразователя 3 ко- 4 > да, где преобразуются в K=5-значную комбинацию двоичного кода постоянного веса Р =2 10001. Эта комбинация с выхода преобразователя 3 кода проходит элемент ИЛИ 9 и записывается в регистр 14 блока 10, памяти, сдвигая хранящуюся в нем комбинацию 11011 через переключатель 11, элемент

ИЛИ 12 и переключатель 13 блока 10 памяти, элемент ИЛИ 12 и переключатель5О

13 элемента 10З памяти в регистр 14 блока 10з памяти.

Оставшиеся в регистре 1 Н =3 двоичных разрядов 101 направляются коммутатором 2 в преобразователь 3з кода, где преобразуются в K=5-значную двоичную кодовую комбинацию постоянного веса Рэ=3 10101. Данная кодовая комбинация с выхода преобразователя

010101

000001

010101

его входного кода Н =3); для преобра- зователя 3 кода — 5-значный двоичЭ ный код постоянного веса Рэ=З (значность входной комбинации Н =З).

Формируется таблица (НхК)-значного двоичного кода постоянного веса

P иэ М=12-значной двоичной комбинации безызбыточного кода, например

После считывания информац п регисров 14 на выходе элемента 6 задержки появляется сигнал, который устанавливает триггер 4 в исходное нулевое состояние, возвращая в исходное состояние переключатели 11, устройство готово к Формированию следующей таблицы двоичного равновесчого кода из комбинации исходного двоичного безызбыточнсго кода.

Ф о р м у л а- и з о б р е т е н и я

Устройство для Аормирования двоичного плоского кода постоянного веса, содержащее ре гистр, вход которого является входом устройства, блок па3 мяти, первый выход каждого предыдущего блока памяти соединен с первым инФормационным входом каждого последующего блока памяти, первый преобразователь кода и первый элемент ИЛИ, отличающееся тем, что, с целью расширения области применения устройства за счет увеличения числа выходных кодовых комбинаций, в него введены триггер, элементы задержки, коммутатор, второй элемент ИЛИ, вторые преобразователи кода и переI ключатели, выход регистра соединен с входом коммутатора, первый выход

1545327.

Составитель И. Никулепкон

Техред Л.Олийнык Корректор В.Кабаций

Редактор В.Петрами

Заказ 497 Тираж 655 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинаг "Патент™, r.ужгород, ул. Гагарина,101 которого соединен с входом первого преобразователя -кода, выходы которого соединены с одноименными входами первого элемента ИЛИ и управляющими входами одноименных блоков памяти, вторые выходы коммутатора соединены через одноименные вторые преобразователи кода с одноименными входами второго элемента ИЛИ, выход которого

10 соединен с информационным входом первого блока памяти, второй выход которого соединен с информационным входом первого переключателя, первый выход каждого предыдущего переключателя соединен с вторым информационным входом каждого последующего блока памяти, выход йервого элемента HJIH соединен через первый элемент задержки с входом установки в "1" триггера, выход которого соединен непосредственно с управляющими входами переключателей и через второй элемент за" держки с входом установки в "О" триггера, вторые выходы переключателей и выход последнего блока памяти являются выходами устройства.