Система для исследования вибраций лопаток турбомашин

 

1. Система для исследования вибраций лопаток турбомашин, содержащая неподвижный датчик метки и периферийный датчик, устанавливаемый на корпусе над лопатками ротора, два формирователя метки, опорный генератор, блок смещения, задатчик смещения, блок индикации, отличающаяся тем, что, с целью сокращения объема препарирования турбоагрегата, повышения точности и упрощения обработки полученной информации, в нее введены задатчик числа лопаток, преобразователь временных интервалов, блок выделения максимума, синхронный делитель частоты, блок управления, задатчик предельной деформации, задатчик частоты индикации и самопроверки, выход датчика метки через формирователь метки подключен к первому входу блока управления и второму входу синхронного делителя частоты, первый выход которого подключен к второму входу блока смещения, а второй - к шестому входу блока управления, четвертому входу преобразователя временных интервалов и первому входу блока смещения, третий вход которого подключен к задатчику смещения, а выход - к первому входу преобразователя временных интервалов, на второй вход которого через формирователь подключен периферийный датчик, который также подключен и к второму входу блока управления, на третий вход преобразователя временных интервалов подключен первый выход блока управления, первый выход преобразователя временных интервалов подключен к первому входу блока выделения максимума, второй выход - к третьему входу блока управления, третий, четвертый и пятый выходы которого подключены соответственно к второму, третьему и четвертому входам блока выделения максимума, а первый и второй выходы последнего подключены соответственно к первому и второму входам блока индикации и являются вторым и третьим выходами системы, опорный генератор подключен на первый вход синхронного делителя частоты, к третьему входу которого подключен задатчик числа лопаток, выход опорного генератора подключен на четвертый вход блока управления, пятый, шестой, седьмой и восьмой выходы которого подключены соответственно к третьему, шестому, пятому и четвертому входам блока индикации и являются первым, четвертым и пятым выходами системы, соответственно к остальным входам блока управления подключены на пятый вход выход блока смещения, на седьмой вход выход задатчика предельной деформации, на восьмой, девятый, десятый входы соответственно первый, второй и третий выходы задатчика частоты индикации и самопроверки.

2. Система по п.1, отличающаяся тем, что, с целью исключения из рассмотрения ошибочной информации, полученной в результате неисправностей самой системы, в нее введен блок контролирующих воздействий, который состоит из последовательно соединенных первой линии задержки, первого одновибратора и первого формирователя воздействий, а также последовательно соединенных второй линии задержки, схемы ИЛИ, второго одновибратора и второго формирователя воздействий, причем вход блока контролирующих воздействий подключен к входам линий задержки и второму входу схемы ИЛИ, а выходами блока контролирующих воздействий являются выходы формирователей воздействий, подключенных к входам периферийного датчика и датчика метки соответственно, вход блока контролирующих воздействий подключен к второму выходу блока управления.

3. Система по п.1, отличающаяся тем, что преобразователь временных интервалов состоит из последовательно соединенных схемы И, линии задержки, схемы ИЛИ, триггера и счетчика, первый и второй выходы преобразователя временных интервалов подключены к входам схемы И и третьему и четвертому входам схемы ИЛИ, третий выход подключен к второму входу триггера, а четвертый подключен к второму входу триггера, а четвертый подключен к второму входу счетчика, выход которого является первым выходом преобразователя временных интервалов, а его вторым выходом является выход триггера.

4. Система по п.1, отличающаяся тем, что блок смещения состоит из последовательно соединенных счетчика, схемы И и триггера, входы блока смещения подключены: первый вход к счетчику, второй вход к триггеру, третий вход к выходам счетчика, выход триггера подключен на второй вход счетчика, а выход схемы И является выходом блока смещения.

5. Система по п.1, отличающаяся тем, что блок выделения максимума состоит из двух схем И, двух оперативных запоминающих устройств (ОЗУ), схемы сравнения кодов и схемы ИЛИ, входы блока выделения максимума подключены: первый вход к входам двух ОЗУ и схемы сравнения кодов, второй вход к второму входу первого ОЗУ и входу схемы И, третий вход к второму входу второго ОЗУ и входу второй схемы И, четвертый вход к третьим входам обоих ОЗУ, пятый вход к четвертому входу второго ОЗУ, выходами блока выделения максимума являются выходы ОЗУ, подключенные также к входам схемы ИЛИ, выход которой подключен на второй вход схемы сравнения кодов, выход которой подключен к вторым входам схем И, а их выходы подключены к четвертым входам ОЗУ.

6. Система по п.1, отличающаяся тем, что синхронный делитель частоты состоит из последовательно соединенных линии задержки, счетчика, регистра, первого реверсивного счетчика, первой схемы ИЛИ и одновибратора, двух делителей, второго реверсивного счетчика и второй схемы ИЛИ, входы синхронного делителя частоты подключены: первый вход к входу делителя и второму входу второго реверсивного счетчика, второй вход к входу линии задержки и вторым входам счетчика, регистра, делителя и обеих схем ИЛИ, третий вход к второму входу второго делителя, первый вход которого подключен к выходу первого делителя, а выход - к третьему входу счетчика, выход первого делителя подключен к второму входу первого реверсивного счетчика, выход регистра - к входу второго реверсивного счетчика, выход которого подключен к второй схеме ИЛИ, выход ее подключен к третьему входу второго реверсивного счетчика и является вторым выходом синхронного делителя частоты, первым выходом которого является выход одновибратора, выход первой схемы ИЛИ подключен к третьему входу первого реверсивного счетчика.

7. Система по п.1, отличающаяся тем, что блок управления состоит из реверсивного счетчика, первой схемы И, последовательно соединенных второй схемы И, первого триггера, второго триггера, на второй вход которого подключен выход третьей схемы И, на ее вход подключен делитель, последовательно соединенных третьего триггера, четвертой схемы И, первой схемы ИЛИ, пятой и шестой схем И, последовательно соединенных четвертого триггера, схемы НЕ, седьмой схемы И и второй схемы ИЛИ, второго счетчика, третьей схемы ИЛИ, пятого, шестого, седьмого триггеров, третьего счетчика, восьмой схемы И, четвертой схемы ИЛИ, входы блока управления подключены: первый вход к первым входам счетчика и пятой схемой И и второму входу первого триггера, второй вход к первым входам первой схемы И, третьего триггера и второму входу четвертого триггера, третий вход к первому входу шестой схемы И, четвертый вход к первому входу делителя частоты, пятый вход к первым входам второй схемы И и четвертого триггера, шестой и седьмой входы соответственно к первому и второму входам реверсивного счетчика, восьмой вход к второму входу делителя частоты, девятый вход к второму и третьему входам пятой и шестой схем И соответственно, десятый вход к вторым входам первой и второй схем ИЛИ и восьмой схемы И, одиннадцатый вход к второму входу четвертой схемы ИЛИ, выход которой подключен к третьему входу счетчика, а его выход, являющийся первым выходом блока управления, подключен к второму входу счетчика и второму входу шестой схемы И, выход которой подключен к первому входу третьей схемы ИЛИ, к вторым входам четвертой и седьмой схем И и третьему входу реверсивного счетчика, выход которого подключен к первому входу четвертой схемы ИЛИ, вторым входам второй схемы И и третьего счетчика и третьему входу второго триггера, выход которого подключен на первый вход седьмого триггера и второй вход первой схемы И, выход которой является вторым выходом блока управления и подключен к второму входу третьего триггера, выход которого дополнительно подключен к третьему входу седьмой схемы И, выход делителя подключен к первым входам пятого и шестого триггеров, восьмой схемы И и третьего счетчика, выходы которого подключены к вторым входам пятого, шестого и седьмого триггеров, выходы которых являются соответственно шестым, седьмым и восьмым выходами блока управления, третьим и четвертым выходами которого являются выходы первой и второй схем ИЛИ, а пятым - выход второго счетчика, первый вход которого подключен к выходу пятой схемы И и собственному выходу, а второй - к выходу третьей схемы ИЛИ, на второй вход которой подключен выход восьмой схемы И, выход четвертого триггера дополнительно подключен к третьему входу схемы И.