Аналого цифровой преобразователь

 

Изобретение относится к информационно-измерительной технике и может быть использовано в системах сбора данных для контроля параметров образцовых источников. Изобретение позволяет повысить быстродействие. Это достигается путем введения преобразователей 3, 4, 5 напряжения в частоту, включенных параллельно с основными со сдвигом шкалы на несколько квантов амплитуды, и блока 14 вычисления кодов. Быстродействие повышается за счет анализа совокупности импульсных последовательностей и определения группы кодов, внутри которой расположен код, соответствующий входному сигналу. Это позволяет сократить число кодов, определяемых непосредственно при анализе импульсных последовательностей, в результате чего сокращается время преобразования и объем постоянной памяти, в котором размещается информация о положении импульсов и сами коды. Точные значения кодов определяются в блоке 14 вычисления кодов. 5 з.п. ф-лы, 11 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 5 Н 03 M 1/60

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н д BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4318500/24-24 (22) 24.08.87 (46) 15.03.90. Бюл. Ф 10 (71) Московский инженерно †физическ институт (-72) Е.Г.Ерофеева, С.В.Клевцов, Ю.П.Фирстов и М.И.Черкова (53) 68 1.325(088.8) (56) Авторское свидетельство СССР У 1132357, кл . Н 03 М 1/60, 1982.

Авторское свидетельство СССР

1Ф 1462482, кл. Н 03 М 1/60, 1987.

„„SU„„1550622 А 1.2 (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к информационно-измерительной технике и может быть использовано в системах сбора данных для контроля параметров образцовых источников. Изобретение позволяет повысить быстродействие.

Это достигается путем введения преобразователей 3, 4, 5 напряжения в частоту, включенных параллельно с основными со сдвигом шкалы на несколько квантов амплитуды, и блока 14

1550622 вычисления кодов ° Быстродействие повышается за счет анализа совокупности импульсных последовательностей и определения группы кодов, внутри .5 которой расположен код, соответствующий входному сигналу. Это позволяет сократить число кодов, определяемых непосредственно при анализе

Изобретение относится к информационно-измерительной технике и предназначено для использования в системах сбора и обработки информации различного назначения в системах автоматического управления и регулирования. 20

Целью изобретения является повышение быстродействия.

На фиг.1 приведена функциональная схема устройства; на фиг.2 — функциональная схема первого преобразователя 25 напряжения в частоту„на фиг.3 — функциональная схема блока вычисления кодов; на фиг.4 — функциональная схема блока управления; на фиг.5 — функциональная схема второго, третьего, четвертого и шестого преобразователей напряжения в частоту;на фиг.б— функциональная схема блока управления преобразователя напряжения в частоту; на фиг.7 — схема дифференцирующего элемента; на фиг.8 — времен-, 35 ные диаграммы работы устройства; на фиг.9 — алгоритм работы блоков управления.; на фиг.10 — дерево кодов; на фиг.11 — таблица программирования.

Аналого-цифровой преобразователь (фиг..1) содержит преобразователи 1

S напряжения в частоту, блок 6 управления .преобразователями напряжения в частоту, счетчик 7 тактовых импуль- 45 сов, блок 8 сравнения кодов, блок 9 постоянной памяти, адресный счетчик

10, регистр 11, блок 12 управления, генератор 13 тактовых импульсов, блок

14 вычисления кодов, шину 15 запуска, входную шину 16, выходные шины 17 и 18 генератора 13, шины 19-24 управления, шину 25 сбоя, выходную шину

26 блока 8, шину 27 сброса, выходную шину 28 блока 6, выходные шины 29—

33 преобразователей напряжения в час«55 тоту.

Первый преобразователь напряжения в частоту (фиг.2) содержит резистор импульсных последовательностей, в результате чего сокращаются время преобразования и объем постоянной памя-. ти, в котором размещаются информация о положении импульсов и сами коды.

Точные значения кодов определяются в блоке 14 вычисления кодов. 5 з.п. флы 11 ил

34, операционный усилитель 35, конденсатор 36, ключ 37, операционный усилитель 38, D-триггер 39, ключ 40, источник 41 тока.

Блок вычисления кодов (фиг.3) содержит RS-триггер 42, D-триггер

43, элементы И 44-47, регистры 48 и

49 сдвига, реверсивный счетчик 50, элемент НЕ 51.

Блок управления (фиг.4) содержит дешифраторы 52 и 53, элементы ИЛИ

54-60, элементы И 61-74, элемент И 75, счетный триггер 76, элемент ИЛИ 77, элементы НЕ 78-80, элемент ИЛИ 81, дифференцирующие элементы 82,83 и 84, Второй, третий, четвертый и пятый преобразователи напряжения в частоту (фиг.5) содержат резисторы 85, 86 и 87, операционный усилитель 88, конденсатор 89, ключ 90, операционный усилитель 91, D-триггер 92, ключ

93, источник 94 тока.

Блок управления преобразователем напряжения в частоту (фиг.б) содержит RS-триггер 95, элемент И 96, D-триггеры 97, 98 и 99.

Дифференцирующий элемент (фиг,7) содержит конденсатор 100 и резистор 101.

Временная диаграмма (фиг.8) содержит следующие обозначения: а, б— тактовые импульсы соответственно на выходных шинах 17 и 18; в — сигналы запуска на шине 15; г — сигналы сброса на шине 27; д, е, ж, з, и — импульсы соответственно на выходных шинах 33, 32, 31, 30 и 29; к — сигналы на выходах адресного счетчика

10; л, м, н, о — сигналы соответственно на третьем, четвертом, первом и втором выходах дешифратора 52 блока управления 12; р — сигналы на выходах регистра 11; с — сигналы на первом выходе дешифратора 53 блока 12 управления; т — сигналы на выходе элемента 77 блока 12 управления;

5, 15506 у — сигналы на шестом выходе .дешифратора 53 блока 12 управления; ф, х — сигналы соответственно на шинах управления 20 и 19; ц, ч, щ — сигналы соответственно на шинах управления 24, 23 и 22; э — сигналы окончания преобразования на шине 21 управления; ю — сигналы сбоя на шине 27.

Работа устройства осуществляется следующим образом.

На входной шине 16 установлен аналоговый сигнал V „. Сигнал Ч „ поступает на первые входы преобразователей 1-5. Таким образом, на входах преобразователей присутствуют соответственно сигналы Чв„, Vz„+ g, V + 2g, V,„+ 3g, V,„+ 4g,rye g— шаг квантования. При поступлении на шину 15 сигнала запуска (фиг.8в) и 20 нулевого тактового импульса с шины

17 (фиг.8а) на .шине 27 формируется сигнал сброса (фиг.8г), длительность которого равна периоду тактовых импульсов. По сигналу сброса устанавли- 25 ваются в "0" счетчик 7, адресный счетчик 10, регистр 11, счетчик 50 блока 15 (фиг.1) и D-триггеры преобразователей 1-5. В течение длительности импульса сброса интеграторы 30 преобразователей 1-5 (фиг.2 и 5) устанавлваются в исходные состояния

Чвых. м«к . С этогo MQMeHTB. т.е.. с момента прихода первого тактового импульса, начинается цикл преобразования ° Тактовые импульсы поступают по шине 17 в счетчик 7, регистр 11, на первые входы блоков управления 12 и 6 и вторые входы преобразователей 1-5. 40

Рассмотрим случай, когда на входной шине 16 установлен аналоговый сигнал 7 „ . При наличии сигнала V „ на входе устройства на выходах преобразователей 5-1 формируется сово- 45 купность импульсных последовательностей, характеризующаяся совпадением первых трех импульсов последовательностей с тактовыми импульсами с порядковыми номерами (Р;) 3,6,8, 50 причем третий импульс последовательности, формируемый на выходе преобразователя 1,не совпадает с восьмым тактовым импульсом, а третьи импульсы последовательностей, формируемых . 55 на выходах преобразователей 4-1,совпадают с восьмым тактовым импульсом (фиг.8д,e,æ,з,и). Такая ситуация однозначно определяет код т = 95, со22 6 ответствующий преобразуемому аналоговому сигналу V, . ф

Импульсы с выходов преобразователей 1-5 по шинам 29, 30, 31, 32 и

33 поступают на соответствующие входы блоков 12 и 6. Счетчик 7 осуществляет подсчет тактовых импульсов с генератора 13. На выходе счетчика 7 формируется код,соответствующий порядковому номеру тактового импульса.

Этот код поступает на первую группу входов блока 8, на второй группе входов которого вь!ставлен код с второй группы выходов блока 9. Блок 9 организован таким образом, что при обращении к постоянному запоминающему устройству (ПЗУ) блока 9 по определенному адресу на первой группе выходов выставляется либо код P ., соответствующий порядковому номеру тактового импульса, момент прихода которого нужно сопоставить с моментом появления i-х импульсов на шинах

33, 32, 31, 30, 29, либо код-маска, на основании сравнения которого с кодом, присутствующим на выходных шинах 33-29, осуществляется вычисление выходного кода устройства в блоке 14.

Пусть на второй групге выходов блока 9 присутствует код P . Тогда, к если все i-e импульсы на шинах 33

29 совпадают с Р";-ым тактовым импульсом и эти х-е импульсы не являк ются в совокупности фрагментов (Р;> (i ф М), вселенной для распознавания кода m то код на первой группе выходов блока 9 соответствует новому адресу обращения к ПЗУ блока

9. Являются или не являются i-e импульсы конечными в совокупности к фрагментов c Р, ), определяется кодом-признаком на управляющих выходах блока 9.

Если же i-e импульсы, совпадаюк щие с Р,-ым тактовым импульсом

/ ляются в совокупности фрагментов к (P; ) (i = М), то код на первой группе выходов блока 9 — это код-основание, по отношению к которому по результату сравнения кода на шинах

33-29 с кодом — единичной маской

" 11111", в блоке 14 вычисляется значение выходного кода устройства. Если ни один из i-x импульсов на выходных шинах 33-29 не совпадает с к

Р -ым тактовым импульсом на выходной шйне 17, то новый адрес обращения к

1550622 блоку 9 должен быть сформирован прибавлением "2" к предыдущему. Если хотя бы один из i-х импульсов на шинах

33-29 совпадает с Р -ым тактовым имК !

5 пульсом (за исключением случая, когда все i-e импульсы синхронизировак ны с Р, тактовым импульсом, описанным ранее), то новый адрес обращения к блоку 9 должен быть сформирован прибавлением " 1" к предыдущему. Если значение кода ш распознается по со—

К .вокупности фрагментов P;) i = 1, ...,N,K=п+4, m+3 „m+2, ш+

+ 1, m и коду-маске " 11110", то при изменении входного сигнала от значе40 ния, соответствующего коду m до значения, соответствующего коду ш+1, возможно смещение М-го импульса фраггп мента (Р, >, такое, что все N-е им- 20 пульсы на шинах 33-29 совпадут с

P -ым тактовым импульсом.При этом на шинах 29-33 присутствует код "11111".

В этом случае осуществляется переход по новому адресу, в качестве которого используется код, установленный на второй группе выходов блока 9.

Но этот новый адрес всегда равен

"текущий адрес + 1". При обращении к блоку 9 по адресу "текущий + 1" на 30 второй группе выходов блока 9 присутствует уже не код, соответствующий

К номеру Р;, а код-маска, а на первой группе выходов — код-основание. Алгоритм функционирования блока 9 и блока управления 12 представлен на фиг.9. На управляющих выходах блока .9 устанавливается код-признак, по которому в сочетании с кодом на шинах 33, 32, 31, 30, 29 и сигналом на шине 26 можно определить, какая информация присутствует на второй группе выходов блока 9: код, соответствующий порядковому номеру P.

1 или код-маска, а также какая информация на первой группе выходов блока 9: новый адрес обращения к блоку или код-основание (фиг.11, 10, 8 и

9) . Кроме того, с помощью кода на управляющих выходах блока 9 иден- .;0 тифицируется сбой устройства (фиг.9).

При этом сигнал сбоя устройства формируется на шине 25 при любом несоответствии импульсов на шинах 33

29 предварительно рассчитанным распределениям. В зависимости от результата сравнения в блоке 8 информации на управляющих выходах блока 9 и шинах 33-29 блок 12 формирует следующие управляющие сигналы для адресного счетчика 10: нарастить адрес на "1" (шина 20); нарастить адрес на "2" (шина 20); записать код (новый адрес), установленный на информационных входах счетчика 10 (шина 19). Блок 12 формирует также следующие управляющие сигналы для блока 14: вычислить выходной код по коду-основанию (шина 22); сравнить код на шинах 33-29 с кодом-единичной маской (шина 23); сравнить код на шинах

33-29 с кодом-маской или кодом-единичной маской (шина 24). На выходах блока. 12 формируются сигнал сбоя (шина 25) и сигнал конца преобразования (шина 21) . Работа устройства в данном случае, при наличии на входной шине 16 аналогового сигнала U

8x соответствующего распределению импульсов на шинах 33-29, представленному на фиг.8и-д, т.е. коду m = 95, осуществляется следующим образом.

В начале цикла преобразования на выходе адресного счетчика 10 установлен код "0" (фиг.8к). При обращении к блоку 9 по нулевому адресу на управляющих выходах блока 9 — кодпризнак "10". В первом тактовом ин— тервале (фиг.8а} на выходе счетчика

7 устанавливается код "1", который поступает на первую группу входов блоха 8, на второй группе входов установлен код "2" с первой группы выходов блока 9. На выходе блока 8 формируется сигнал "0" (фиг.8п). С приходом второго тактового импульса (фиг.8а) на выходе счетчика 7 формируется код "2", поступаюший на первую группу входов блока 8, на вто-рой группе входов которого по-прежнему присутствует код "2". На выходе блока 8 формируется сигнал "1", (фиг.8п). При этом на управляющих выходах блока 9 по-прежнему присутствует код-признак "10", что соответствует наличию сигнала "1" на первом выходе дешифратора 52 блока 12 (фиг.8л). На шинах 33-29 присутствуют сигналы "0" (фиг.8и-д) и, следовательно, " 1" на шестом выходе дешифратора 53 блока 12 (фиг.8у) согласна алгоритму, представленному на фиг.9. При такой комбинации сигналов необходимо нарастить адресный счетчик 10 на "2" ° При этом на шине 20 в паузе между вторым и третьим тактовыми импульсами формируются два сиг1550622

25 нала 1, длительность которых рав11 tt на длительности тактовых импульсов на

1 8 (фиг . 8 б, ф) . П о сигналам " 1 " на ши- не 2 0 меняются состояния выходов ад5 ресного счетчика 10 (фиг.8к) и происходит обращение к ПЗУ блока 9 по адресу "текущий + 2". При этом на второй группе выходов блока 9 присутствует код "59", на первой группе выходов — код "3 1, на управляющих выходах — код-признак "10" (фиг.8л).

С приходом третьего тактового импульса (фиг.8а) сигнал " 1", установившийся на выходе блока 8, и сигналы на управляющих выходах блока 9 поступают на выходы регистра 11 (фиг.8р) и соответствующие входы бло.ка 12. При этом в третьем тактовом интервале на всех шинах 33-29 при- 20 сутствуют сигналы "1" (фиг.8и-д), а следовательно, сигнал "1" присутствует на первом выходе дешифратора 53 блока 12 (фиг.8с) согласно алгоритму, представленному на фиг.9, При такой комбинации сигналов необходимо осуществить переход по адресу, код которого присутствует на первой группе выходов блока 9, т.е. по адресу "59".При этом на шине 19 в 30 паузе между третьим и четвертым тактовыми импульсами на шине 17 (фиг.8а) формируется сигнал "1" (фиг. 8х) длительностью в интервал между тактовыми импульсами на выходной шине 18 (фиг.8б} . С появлением сигнала " 1" на шине 19 изменяются состояния выходов адресного счетчика 10 (фиг.8к) код 59, установленный на информационных выходах адресного счетчика 9, 40 поступает на его выходы, и осуществляется обращение к блоку 9 по ад-. ресу 59. В четвертом, пятом и т.д. тактовых интервалах (фиг ° 8а) устройство работает в соответствии времен- 45 ными диаграммами, представленными на фиг.8. На фиг.11 и 10,выделен рассматриваемый случай распознавания выходного кода 95. Согласно фиг.11 и 10 восьмой тактовый интервал явля- 50 ется конечным при определении выходного кода 95. В восьмом тактовом интервале формируются сигналы "1" на шинах 20 и 22 (фиг.8ф,ш). По сигналу "1" на шине 22 "Вычислить

55 выходной код по коду-основанию осуществляется запись кода "11110" с шин 33-29 в регистр 48 блока 14. По сигналу "1" на шине 20 осуществляется обращение к блоку 9 цо адресУ

"текущий + 1". По этому адресу (для данного случая это адрес 66, см. фиг.9, 10) на второй группе выходов установлен код-маска "11110", а на первой группе выходов — выходной код-основание 95, на управляющих выходах †. код-признак 01. В следующем тактовом интервале на шине 24 формируется сигнал " 1" (фиг.8ц),по которому формируется блок 14 и осуществляется запись коца-маски в регистр

49 блока 14. В блоке 14 осуществляется вычисление выходного кода устройства по отношению к коду-основанию на основании сравнения кода-маски с кодом на шинах 33-29. В данном случае код-маска и код на шинах 3329 совпадает, из чего следует, что определяемый код равен коду-основанию 95. При этом сигнал окончания преобразования на шине 21 (фиг.8э) представляет собой инверсию сигнала на шине 24 ° Сигнал "0" по шине

21 поступает в блок 6. На шине 28 появляется сигнал обнуления преобразователей 1-5. Поступление импульсов по шинам 33-29 прекращается, а на выходах реверсивного счетчика

50 блока 14 присутствует выходной код 95. С приходом нового импульса запуска процесс повторяется.

В рассмотренном случае выходной код бып определен за 8 тактовых интервалов вместо 256, т.е. время преобразования сократипось в 32 раза.

Счетчик 7 осуществляет счет тактовых импульсов с генератора 13. На выходе счетчика 7 формируется код, соответствующий порядковым номерам тактовых импульсов, поступающих по выходной шине 17.

Блок 8 осуществляет сравнение кодов порядковых номеров тактовых импульсов на выходе счетчика 7 и первой группе выходов блока 9. При равенстве кодов на обеих группах входов блока 8 на его выходе формируется сигнал "1". Если же коды на обеих гругпах входов блока 8 не равны, то на выходе появляется сигнал

ttptt

Блок 9 постоянной памяти осуществляет дешифрирование состояний адресного счетчика 10 и формирует на второй группе выходов код, соответствующий порядковому номеру так11

1550622 тового импульса Р,. на выходной шине

17, с которым сопоставляются i-e импульсы на шинах 33-29 или код- маску. На первой группе выходов блока

9 формируется код, соответствующий новому адресу обращения к ПЗУ блока

9 или код-основание.

12 4+1

P если m = 2 32 епг. — -- — + 1, если m 4 2

m,1 Р4

Р = О,...,N; m =,. ..2

М

1,...,2 где N — число разрядов выходного кода АЦП. Из множеств 1Р . выделяй ются (начиная с m = 2 ) совокупнок сти наборов (P )) i = 1,..., M;

= m + 4, m + 3,...,m, однозначно определяющие выходной код m. При к этом наборами (Р; > задаются совокупности фрагментов, расположение импульсов в которых соответствует одному из вариантов, рассмотренных ранее. По выбранным наборам (P . ) к строится дерево кодов, пример реализации которого для N = --7 представлен на фиг.10. Дерево кодов представляет собой совокупность узлов i-го рода и промежуточных узлов. Каждый узел i-ro рода характеризуется в общем виде элементами п, P;, m к где п — порядковый номер узла;

P . — порядковый номер тактового

I импульса, с которым могут совпадать д-е импульсы на выходных шинах 29-33;

m — код-основание.

Причем элемент m присутствует в узле i-ro рода только в тех случаях, когда i-e импульсы являются конечс ными в совокупности фрагментов (Р,), т.е. P . = Р, и совокупность (Р; )

K к к

1 такова, что все М-е импульсы в фраг" к ментах совпадают с P -ым тактовым импульсом. Каждый промежуточный узел характеризуется элементами п;

М э ° ° ьM». где и " порядковый номер узла;

М р ю ° ° ...М вЂ” код-маска;

m — - код-основание.

Программирование ПЗУ блока 9 осу ществляется следующим образом.

Для каж ого значения m из диапазона (1, 2 ) рассчитываются множества

Каждым узлам i-го рода и промежуточным узлам соответствует свой код-при>НаК > >з.

В соответствии с деревом кодов формируется таблица для программирования блока 9, пример реализации ко- торой для N = 7 и формат слова представлены на фиг.11. Порядковый номер узла и определяет адрес слова, хранящегося в ПЗУ.

Для узлов .i-го рода группа разрядов 0-N-2 (вторая группа выходов блока 9) определяет порядковый номер тактового импульса P ..,,с которым к

1 сравниваются i-e импульсы на выходных шинах 33-29. Для промежуточных узлов группа разрядов 0-4 (вторая группа выходов блока 9) определяет код-маску

M „..., М >. Для узлов i-го рода группа разрядов Н-1-Q (первая группа выходов блока 9) определяет либо следующий адрес обращения к блоку 9, если из узла с данным-.порядковым номером и еще имеются ветвления, либо кодоснование m, если ветвлений нет.

Для промежуточных узлов группа разрядов N-1-0 (первая группа выходов блока 9) определяет код-основание ш.

50 оличество разрядов в первои груп пе выходов блока 9 равно N-1. Количество разрядов в группе N-1-Я определяется количеством разрядов выходного кода АЦП и для N=7 (фиг.11)

55 равно 7. Разряды Я+1 и Q+2 определяют код-признак 1 1 . Если код-при-, знак "10" или "00", то на первой группе выходов блока 9 присутствует код, соответствующий порядковому

13 155 номеру P "., с которым могут совпаДать

ace i-å импульсы на выходных шинах

33-29, но i-e импульсы не являются конечными в совокупности фрагментов (P.), i = 1,...,M т е. i PM. При

1 этом на второй группе выходов блока

9 присутствует код, соответствующий новому адресу перехода А (фиг. 11).

Если код-признак "11", то на первой группе выходов блока 9 присутствует код, соответствующий порядковому номеру Р, с которым могут совпадать к все M-e импульсы на выходных шинах

33-29 т.е. конечные импульсы фрагк ментов совокупности (Р . ), i = M.

При этом на второй группе выходов блока 9 присутствует код-основание ш (фиг.11). Если код-признак "01", то на второй группе выходов блока 9 присутствует код-маска M,,...,M, а на первой группе выходов блока 9 присутствует код-основание (фиг.11) .

Адресный счетчик 10 служит для формирования адреса обращения к ПЗУ блока 9 ° По сигналу "1" на шине 19 код с первой группы выходов блока 9, выставленный на информационных входах адресного счетчика 10, появляется на

его выходах, соединенных с адресными входами блока 9. Происходит обращение к блоку 9 по адресу, код которого присутствовал на информационных.входах адресного счетчика 10.

При наличии сигнала "1" на шине- 20 происходит наращивание на единицу выходного кода счетчика 10, т.е. происходит обращение к ПЗУ блока 9 по следующему адресу.

Регистр 11 служит для исключения ложных срабатываний блока 12. Ложные срабатывания блока 12 без введения регистра 11 возможны, например, при выполнении команды "Нарастить адрес на "2". В этом случае на шине 20 в паузе между тактовыми импульсами (шина 17, фиг ° 8а) формируются два сигнала "1" (фиг.8ф), с приходом каждого из которых изменяются состояния выходов адресного счетчика 10 и блока 9 (фиг.8к), а следовательно, и состояние седьмого и восьмого входов блока 12 (при отсутствии регистра 11).При этом для правильного функционирования устройства в соответствии с алгоритмом (фиг.9) необходимо, чтобы состояния седьмого и восьмого входов блока управления изменялись только с приходом второ5

55 выходов блока 9 (первый и второй входы регистра 11) поступает на выходы регистра 11 (седьмой и восьмой входы блока управления 12) только с приходом следующего после рассматриваемой паузы тактового импульса на шине 17 (фиг ° 8). Аналогично посредством регистра 1! осуществляется передача сигнала Ч выхода блока 8 (шина 26) на девятый вход блока 12.

Блок 12 осуществляет формирование сигналов управления для адресного счетчика 10 (шины 19, 20, фиг.8ф,х) блока 14 (шины 22, 23, 24, фиг.8щ, ч,ц), блока 6 (шина 21 фиг .8э) и сигнала сбоя (шина 25, фиг.8ю) . Ha входы дешифратора 53 блока 12 поступают сигналы соответственно с шин

33-29.

В зависимости от комбинации сигналов на шинах 33-29 на одном из выходов дешифратора 53 появляется сигнал " 1". Если на всех выходных шинах 33-29 присутствуют сигналы "1", то сигнал " 1" появляется на первом выходе дешифратора 53 (фиг.8с). Если же на всех шинах 33-29 присутствует сигнал "0", то сигнал "1" появляется на пятом выходе дешифратора 53 (фиг.8у) . Если на первом — пятом входах дешифратора 53 установлена одна из возможных комбинаций сигналов, содержащих "1" и "0": "11110";"11100", "11000", "10000", то сигнал "1и по.является на выходе элемента 77 (фиг.8т).

На первый-второй входы дешифратора 52 блока 12 поступает код-признак с первого-второго выходов регистра

11 (седьмой, восьмой входы блока 12).

В зависимости от комбинации сигналов на первом-втором входах дешифратора 52 сигнал "1" появляется на одном из его выходов. Если на первомвтором входах дешифратора 52 присутствуют комбинации сигналов "10"

"00", "11" или "01", то сигнал ."1" появляется соответственно на первом, втором, третьем или четвертом выходах дешифратора 51 (фиг.8л, м, н, о) .

В зависимости от комбинаций сигналов

1 на первом-четвертом выходах дешифратора 52, первом и пятом выходах дешифратора 53, выходе элемента 77, шинах 17, 18, третьем выходе реги0622 J4 го сигнала "1" (фиг.8ф) в паузе между тактовыми импульсами на шине 17.

Для этого информация с управляющих

50622 !6 столько раз, сколько нулей в коде

Х,...,Х . В блоке 14 это производит/ ся путем записи кодов Х,,...,Х и

М„,...,М в регистры 48 и 49 соот5 ветственйо и осуществления операции

15

20 и кода Х,,...,Х с сохранением знака. Для определенности принято, что зом.

Функцией блока 14 является определение окончательного значения выходного кода по результатам сравнения сигналов на выходных шинах 33-29 (код Х<,...,Х ) и кода-маски М „ ..., М (первая группа входов блока 14), поступающего с первой группы выходов блока 9. Кроме тбго, может потребоваться сравнение кода Х „ ...,Х с кодом-единичной маской " 11111".

При этом,.определение окончательного значения кода производится путем модификации кода-основания m (вторая группа входов блока 14), поступающего с второй группы выходов блока 9. Модификация состоит в добавлении или вычитании единиц из кода-основания, число которых определяется разницей в числе единиц в коде-маске M>,...,N и в коде Х

1э т

Х, т.е. разностью и-1. Причем если единиц больше (нулей меньше) в коде-маске, то происходит вычитание, а в противном случае — добавление единиц к коду-основанию m. Фактически это означает, что необходимо произвести наращивание кода-основания m столько раз, сколько нулей в кодемаске М,,...,М и уменьшение его стра 11 (девятый вход блока 12, фиг.8л-о), на его выходах формируются соответствующие сигналы управления для адресного счетчика 10 (фиг.8х,ф), сигналы управления для блока 14 (фиг.8ц, ч, щ), сигналы окончания преобразования для блока

6 (фиг.8э), сигналы сбоя (фиг.8ю).

Причем сигнал "1" на шине 25, характеризующий сбой, формируется при любом несоответствии распределения импульсов на шинах 29-33, предварительно рассчитанном распределениям.

В правом части диаграммы (фиг.8, фрагменты II, III) иллюстрируются возможные варианты комбинаций сигналов, характеризующие собой устройства. В левой части диаграммы (фиг.8, фрагмент I) иллюстрируется работа устройства при распознавании значения кода m = 95 по совокупности фрагментов, формируемых на выходных шинах 33-29.

Генератор 13 формирует тактовые импульсы с частотой f (шина 18) и тактовые импульсы с частотой Й /4 (шина 17) .

Блок 14 работает следующим обра25

55 сдвига до появления уровня 1 на

1! II выходах регистров (число сдвигов равно числу нулей) . Код-основание m из блока 9 записывается в счетчик

50. С каждым тактом сдвига импульсы с выходной шины 18 поступают на входы вычитания или сложения счетчика

50 в зависимости от того, в каком регистре (48 или 49) происходит сдвиг. Порядок сдвигов не имеет значения, важен лишь конечный результат, который всегда равен разности числа сдвигов кода-маски М,...,И

1 в начале происходит сдвиг кода

Х,,...,Х, а затем — кода-маски .

После поступления сигнала "1" по шине 24 RS-триггер 42 устанавливается в единичное состояние и разрешает прохождение тактовых импульсов с шины 18 через элемент 44 на входы элементов 45 и 46. Так как Р-триггер 43 установлен в состояние "0" по входу

S тактовые импульсы проходят через элемент 46 на С-вход регистра 48 и вход вычитания счетчика 50, т.е. осуществляется сдвиг кода Х „ .. °,Х (шины 33-29) и вычитание "1" из кодаоснования m (вторая группа входов блока 14). Каждым тактовым импульсом производится запись в D-триггер

43 по входу D состояния на выходе регистра 48. С появлением сигнала "1" на этом выходе D-триггер 43 перебрасывается в состояние "1", элемент

46 закрывается, а элемент 45 открывается, а тактовые импульсы поступают на С-вход регистра 49 и вход сложения счетчика 50. Таким образом, происходит сдвиг кода M,...,М (первая группа входов блока 14) и добавление "1" к коду-основанию (вторая группа входов блока 14). С появлением сигнала "1" на выходе регистра 49 перебрасывается в исходное (нулевое) состояние RS-триггер 42, элемент 44 закрывается и завершается определение окончательного значения выходного кода из кода-основания.

При этом значение выходного кода присутствует на выходах счетчика 50.

17

18

1550622

10 15

Коды И,..., M код-Основание m записываются в регистры 48 и 49, счетчик 50 по сигналам управления 22 и

24 соответственно.

При выполчении операции сравнения с кодом-единичной маской " 11111" (по сигналу на шине 23) запись кода-маски М,,...,И в регистр 49 блокируется элементом 47 и вместо записи происходит установка регистра 49 в состояние " 1" по входу S. Далее операция сравнения выполняется как описано.

Формула изобретения

1. Аналого-цифровой преобразователь, содержащий первый и второй преобразователи напряжения в частоту, первые входы которых объединены и являются входной шиной, второй вход первого преобразователя напряжения в частоту объединен с тактовыми входами счетчика тактовых импульсов, первыми входами блока управления и блока управления преобразователей напряжения в частоту и соединен с первым выходом генератора тактовых импульсов, первый выход блока управления преобразователей напряжения в частоту соединен с третьим входом первого преобразователя напряжения в частоту, входами .сброса счетчика тактовых импульсов, адресного счетчика и регистра, а второй выход — с четвертым входом первого преобразователя с> напряжения в частоту, выход которого соединен с вторым входом блока управления, выходы счетчика тактовых импульсов соединены с соответствующими входами первой группы входов блока сравнения кодов, вторая группа входов которого соединена соответственно с первой группой выходов блока постоянной памяти, вторая группа выходов которого соединена соответственно с информационными входами адресного счетчика, выходы Которого соединены с адресными входами блока постоянной памяти, первый и второй управляющие входы адресного счетчика соединены соответственно с первым и вторым выходами блока управления, второй вход блока управления преобразователей напряжения в частоту является шиной "Запуск", первый и второй информационные входы регистра соединены соответственно с первым и вторым управляющими входами блока постоянной памяти, третий вход блока управления преобразователей напряжения в частоту соединен с третьим выходом блока управления, о тл и ч а ю шийся тем, что, с целью повышения быстродействия, в него введены блок вычисления кодов и третий, четвертый и пятый преобразователи напряжения в частоту, первые входы третьего, четвертого и пятого преобразователей напряжения в частоту объединены и являются входной шиной, вторые входы второго, третьего, четвертого и пятого преобразователей напряжения в частоту и тактовый вход регистра объединены и соединены с первым выходом генератора тактовых импульсов, третьи входы второго,третьего, четвертого и пятого преобразователей напряжения в частоту, вход сброса счетчика тактовых импульсов объединены с третьим входом первого преобразователя напряжения в частоту, четвертый вход которого объединен с четвертыми входами второго, третьего и пятого преобразователей напряжения в частоту : является шиной

"Конец преобразования", выход первоro преобразователя наг яжения в частоту соединен с первь;м входом блока вычисления кодов, выходы второго, третьего, четвертого и пятого пре1 образователей напряжения в частоту соединены соответственно с третьим, четвертым, пятым и шестым входами блока управления и вторым, третьим, четвертым и пятым входами блока вычисления кодов, шестой, седьмой и восьмой входы которого соединены соответственно с четвертым, пятым и шестым выходами блока управления,седьмой выход которого является шиной

"Сбой", седьмой, восьмой и девятый входы блока управления соединены соответственно с первым, вторым и третьим выходами регистра, десятый вход блока управления объединен с девятым входом блока вычисления кодов и соединен с вторым выходом генератора тактовых импульсов, десятый вход блока вычисления кодов объединен с входом сброса с.четчика тактовых импульсов, первая и вторая группь входов блока вычисления кодов соединены соответственно с первой, второй группами выходов блока постоянной памяти, выходы блока вычисления ко1550622

20 дов являются выходной шиной, причем выход блока сравнения кодов соединен с третьим ичформационным входом регистра.

2. Преобразователь по п.i, о т— л и ч а ю шийся тем, что блок вычисления кодов выполнен на RS-триггере, D-триггере, четырех элементах

И, элементе НЕ, реверсивном счетчике, двух регистрах сдвига, первый, второй, третйй, четвертый и пятый информационные входы первого регистра сдвига являются соответственно пятым, четвертым, третьим, вторым и первым входами блока, первой и второй группой входов которого являются соответственно информационные входы второго регистра сдвига и реверсивного счетчика, вход сброса которого является десятым входом блока, выходами которого являются соответствующие выходы реверсивного счетчика, управляющий вход которого соединен с S-входами RS-триггера, D-триггера, первым входом первого элемента и является шестым входом блока, вход сложения реверсивного счетчика объединен с тактовым входом второго регистра сдвига и соединен с выходом второго элемента И, вход вычитания реверсивного счетчика объединен с тактовым входом первого регистра сдвига и соединен с выходом третьего элемента И, первый вход которого соединен с инверсным выходом D-триггера, второй вход объединен с С-входом D-триггера, первым входом второго элемента И и соединен с выходом четвертого элемента И, D-вход D-триггера соединен с выходом первого регистра сдвига, прямой выход D-триггера соединен,с вторым входом второго элемента И,пер-: вый вход четвертого элемента И являет-; ся девятым входом блока, второй вход четвертого элемента И соединен с прямым выходом RS-триггера, R-вход которого соединен с выходом второго регистра сдвига, управляющий вход которого соединен с выходом первого элемента И, вход сброса объединен с входом элемента НЕ и является седьмым входом блока, выход элемента НЕ соединен с вторым входом второго элемента И, управляющий вход первого регистра сдвига является восьмым входом блока.

3. Преобразователь по п.1, о т л и ч а ю шийся тем, что блок управления выполнен на двух дешифраторах, девяти элементах ИЛИ, пятнадцати элементах И, трех элементах

НЕ, трех дифференцирующих элементах, счетном триггере, счетный вход которого объединен с первым входом первого элемента И и является десятым входом блока, выход счетного триггера соединен с первыми входами второго, третьего, четвертого, пятого, шестого, седьмого и восьмого элементов И, второй вход которого объединен с первым входом первого элемента ИЛИ и соединен с выходом девятого элемента И„ третий вход восьмого элемента И объединен с вторыми входами седьмого, первого и третьего элементов И и соединен с выходом первого злемен :а НЕ, вход которого является первым входом блока, первый вход девятого элемента И соединен с выходом .второго элемента ИЛИ, второй вход объединен с первым входом третьего элемента ИЛИ и соединен с первым выходом первого дешифратора, третий вход объединен с первыми входами десятого, одиннадцатого,, двенадцатого, тринадцатого, четырнадцатого элементов И, входом второго элемента НЕ и является девятым входом блока, вторым, третьим, четвертым, пятым и шестым входами блока являются соответственно первый, второй, третий, четвертый и пятый входы первого дешифратора, второй, третий, четвертый и пятый выходы которого соединены соответственно с первым„ вторым, третьим и четвертым входами четвертого элемента ИЛИ, выход которого соединен с первым входом пятого элемейта ИЛИ, вторым входом третьего элемента ИЛИ и вторым входом четырнадцатого элемента И, шестой выход первого дешифратора соединен с вторым входом пятого элемента И, вторыми входами тринадцатого и десятого элементов И, третий вход которого объединен с вто-. рым входом одиннадцатого элемента

И и соединен с первым выходом второго дешифратора, выход десятого элемента И соединен с первым входом шестого элемента ИЛИ, второй вход которого соединен с выходом четырнадцатого элемента И, а выход соединен с вторым входом шестого элемента И

21

1550622 и вторым входом первого элемента ЙЛИ, третий вход которого объединен с тре тьим входом третьего элемента И и соединен с выходом одиннадцатого элемента И, выход первого элемента

5.

ИЛИ соединен с третьим входом седьмого элемента И, выход которого соединен с входом первого дифференцирующего элемента, выход которого является шес- 10 тым выходом блока, первым и вторым выходами которого являются соответственно выходы восьмого элемента И и седьмого элемента ИЛИ, первый и второй входы которого соединены соответственно с выходами шестого и пятого элементов И, второй вход последнего из которых соединен с выходом первого элемента И, третий вход объе-, динен с третьими входами третьего 20 и шестого элементов И, вторыми входами второго и четвертого элементов

И, третьи входы четвертого и второго элементов И соединены соответственно с выходом восьмого элемента ИЛИ и . 25 вторым выходом второго дешифратора, выход четвертого элемента И является седьмым выходом блока, выход второго элемента И соединен с первым входом девятого элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И, который является пятым выходом блока, выход девятого. элемента ИЛИ соединен с входами второго дифференцирующего элемента и третьего элемента НЕ, выход ко35 торого соединен с входом третьего дифференцирующего элемента, выход которого и выход второго дифференцирующего элемента являются соответственно третьим и четвертым выходами блока, седьмым и восьмым входами которого являются соответственно первый и второй входы второго дешифратора, третий выход которого соединен с первым входом второго элемента ИЛИ и третьими входами тринадцатого и четырнадцатого элементов И, четвертый выход соединен с вторыми входами второго элемента ИЛИ и двенадцатого элемента И, третий вход которого соединен с выходом пятого элемента ИЛИ, а выход соединен с первым входом восьмого элемента ИЛИ, второй

55 вход которого соединен с выходом пятнадцатого элемента И, первый вход которого объединен с третьим входом одиннадцатого элемента И и соединен с выходом третьего элемента ИЛИ, второй вход соединен с выходом второго элемента НЕ, третий вход первого элемента И соединен с выходом тринад.цатого элемента И.

4. Преобразователь по п.1, о т— л и ч а ю шийся тем, что первый преобразователь напряжения в частоту выполнен на резисторе, конденсаторе, двух операционных усилителях, источнике тока, двух ключей и

D-триггере, прямой выход которого соединен с управляющим входом первого ключа и является выходом блока, R-вход является третьим входом блока, С-вход — вторым входом блока

D-вход соединен с выходом первого операционного усилителя, инвертирующий вход которого является шиной первого потенциала, инвертирующий вход соединен с первой обкладкой конденсатора, выходами второго операционного усилителя и ключа, управляющий вход которого является четвертым входом блока, информационный вход объединен с второй обкладкой конденсатора, первым выводом резистора,инвертирующим входом второго операционного усилител: и соединен с выходом первого клю.,информационный вход которого чер. источник тока соединен с шиной ; †;апряжения отрицательной полярности, ьторой вывод резистора. является первым входом блока, неинвертирующий вход второго операционного усилителя является шиной нулевого потенциала.

5. Преобразователь по п.1, о т— л и ч а ю шийся тем, что второй, третий, четвертый и пятый преобразователи напряжения в частоту выполнены на двух регистрах,регулируемом резисторе, двух операцйонных усилителях, двух ключах, источника тбка, конденсаторе и D-триггере, Си R-входы которого являются соответственно вторыми и четвертыми входами блока, прямой выход соединен с управляющим входом первого ключа и является выходом блока, D-вход соединен с выходом первого операционного усилителя, инвертирующий вход которого соединен с первой обкладкой конденсатора, выходами второго ключа и второго операционного усилителя, инвертирующий вход которого объединен с информационным входом второго ключа, второй обкладкой конденсато— ра, первым выводом первого резистора

155

23 и соединен с выходом первого ключа, информационный вход которого через источник тока соединен с первой шиной напряжения отрицательной полярности, I неинвертирующий вход второго операционного усилителя соединен с подвижным контактом регулируемого резистора, первый вывод которого объединен с неинвертирующим входом первого операционного усилителя и является шиной нулевого потенциала, второй вывод через второй резистор соединен с второй шиной напряжения отрицательной полярности, второй вывод первого резистора и управляющий вход второго ключа являются соответственно первым и четвертым входами блока.

6. Преобразователь по п.1, о т— л и ч а ю шийся тем,что блок управления преобразователей напряжения в частоту выполнен на RS-.òðèãгере, элементе И и трех D-триггерах, 0622 24 инверсный выход первого D-триггера соединен с первым входом элемента

И, второй вход которого является пер вым входом блока, выход элемента И

S соединен с С-входом второго D-триггера, D-вход которого объединен с

С-входом первого D-триггера и соединен с инверсным выходом второго Dтриггера, который является первым выходом блока, R-вход второго D —триггера объединен с R-входом первого D-триггера, D-входом третьего

D-триггера и соединен с прямым выходом Rs-триггера, R-вход которого объединен с R-входом третьего D-триггера и является третьим входом блока, вторым входом которого является Sвход Rs-триггера, С-вход третьего D20 триггера соединен с прямым выходом второго Э-триггера, инверсный выход третьего триггера является вторым выходом блока.

1550622

155062?

1550622

1550622

15506"-2

М с> 1 +g4 %R в O Я ь, Щ % % ЪЪ Ъ 0 Ъ ъ ъ 4 ф ф ф с

) с съ ь ! f

ВФ

- ь ф М (3 ь с

4 о

Ь ф а ъ

1550622

012

I г1 iя

Я,т

Составитель А.Титов

Техред JI.Îëèéíûê Корректор Э.Лончакова

Редактор Н.Швыдкая

Заказ 279 Тираж 666 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 104