Система вторичного электропитания

 

Изобретение относится к электротехнике, в частности к системам вторичного электропитания. Целью изобретения является обеспечение устойчивости работы при малых токах нагрузки вплоть до нуля при сохранении высокого значения КПД. Система вторичного электропитания обеспечивает стабилизацию выходного напряжения на холостом ходу или сильной недогрузке путем автоматического подключения резистора 3 подгрузки к выходным выводам. Нагрузочный ток всей системы оценивается по выходным сигналам индикации ограничения нагрузочных токов отдельных преобразователей 1 напряжения без специального датчика тока с помощью индикаторов 4 и 5. Дискретная обработка сигналов состояния преобразователей 1 позволяет получить высокий КПД системы. 2 з.п. ф-лы, 5 ил.

СОНИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (l9l Я (It) (51) 5 С 05 F 1/56

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4338682/24-07 (22) 05. 10.87 (46) 30.03.90. Бюл, Ф 12 (72) В.Г. Павлов, P.Ä. Летичевский, N.Ê. Малков и C.À. Мусаелян (53) 621.316.722.1(088.8) (56) Авторское свидетельство СССР

Ф 1145331, кл. G 05:F 1/573, 1983.

Авторское свидетельство СССР

У 1328802, кл. С 05 F 1/56, 1985. (54) СИСТЕМА ВТОРИЧНОГО ЗЛККТРОПИТАНИЯ (57) Изобретение относится к электротехнике, в частности к системам вторичного электропитания. Целью изобретения является обеспечение устойчи2 вости работы при малых токах нагрузки Вплоть до нчля EIpH сравнении высо кого значения КПД. Система вторичноно электропитания обеспечивает стабилизацию выходного напряжения на холостом ходу или сильной недогрузке путем автоматического подключения резистора 3 подгрузки к выходным выводам.

Нагрузочный ток всей системы оценивается по выходным сигналам индикации ограничения нагрузочных токов отдельных преобразователей напряжения без специального датчика -.îêà с помощью индикаторов 4 и 5. Дискретная обработка сигналов состояния преобразователей 1 позволяет получить высокий КПД системы. 2 s.ï. ф-лы, 5 ил. i Е

1553963

Изобретение относится к электротехнике, в частности к системам вторичного электропитания (СВЭП) .

Целью изобретения является обеспе5 чение устойчивости работы при малых токах нагрузки вплоть до нуля при сохранении высокого значения КПД.

На фиг. 1 приведена блок-схема системы вторичного электропитания; на фиг. 2 и 3 — диаграммы, поясняющие работу системы; на фиг. 4 - схема индйкатора недогрузки всех преобразователей; на фиг . 5 — схема индикатора полной загрузки более одного преобра- 15 зователя °

СВЭП содержит и параллельно соединенных стабилизированных преобразователей 1 напряжения с ограничением нагрузочных токов, включенных между входными и выходными выводами, к выходным выводам через ключ 2 подключен резистор 3 подгрузки, и входов индикатора 4 недогрузки всех преобразователей и п входов индикатора 5 полной загрузки более одного преобразователя соединены соответственно с выходами индикации ограничения нагрузочных токов и преобразователей 1 напряжения, а выходы индикаторов 4 и 5

30 подключены соответственно к первому и второму входам триггера 6, выход которого соединен. с управляющим входом ключа 2.

На фиг. 2 приведена зависимость суммарной величины тока преобразоватЕлей I напряжения, I от величипр ны тока нагрузки I „„ с учетом коммутируемого тока подгрузки I подгр.

Величина Iпо4гр выбРана меньше максимально допустимой величины нагру- 40 э 1чного тока одного преобразователе Х„р.

СВЭП работает следуюшим образом.

При токе нагрузки I равном 45 нулю, все преобразователи напряжения индицируют отсутс твие полной нагрузки, Индикатор 4 недогрузки всех преобразователей вырабатывает сигнал, устанавливающий триггер 6 в такое состоя-5О ние, при котором ключ 2 удерживается открытым и, следовательно, резистор 3 подгрузки оказывается подключенным к выходным выводам системы. При этом преобразователи 1 напряжения оказываются нагруженными на ток подгрузки

Iл „„р (фиг. 2), достаточный для обес. печения стабилизации выхоцного напряжения системы. Каждый стабилизированный преобразователь 1 будет нагружен примерно на 1/10 I„,ä,p.

Если ток нагрузки 1 „„, р < E (где I „= I „— 1/и „,д и то суммарный

1 пр по4гр ток нагрузки преобразователей 1 напряжения 2 Iпр (Iпр+ п-1/и ?л,д,р

При этом ток нагрузки каждого преобразователя 2 напряжения в отдельности оказывается меньше I np.

ИНдикатор 4 нагрузки всех преобразователей продолжает вырабатывать сигнал установки триггера 6 в состояние, при котором ключ 2 удерживается открытым и резистор 3 подгрузки остается подключенным к выходным выводам системы.

При увеличении тока нагрузки в пределах I н а I кргр Тнэ (rpe I н

Н1 КРГР 9 Н 1

I p 1/n I подгр iТ кэ 2 (Тnp — 1/и Хп,4 ) суммарный ток нагрузки преобразователей 1 напряжения оказывается больше Iпр+и-"/и Т „,, но меньше величины 21 и р+и-2/и I п,4, При этом один из преобразователей 1, выходное напряжение которого оказывается несколько больше, чем выходные напряжения других преобразователей ввиду разброса выходного номинала, берет на себя максимально допустимый нагруэочный ток и индицирует полную загрузку. При этом ни индикатор 4 недогрузки всех преобразователей, ни индикатор 5 полной загрузки более одного преобразователя не вырабатывает сигналы установки триггера 6, поэтому последний сохраняет свое предыдущее состояние. Так, если триггер б удерживал ключ 2 открытым, то при токе нагрузки Тн (Х кагр (Тн триггер 6 также удерживает ключ 2 открытым и резистор 3 подгрузки остается подключенным к выходным выводам системы.

При увеличении тока нагрузки до

Х суммарный ток нагрузки преобразователей 1 напряжения оказываетсЯ Равным 2I лр + II-2/n I л,„„р.ПР этом два из преобразователей 1, выходные напряжения которых оказываются несколько больше, чем выходные напряжения других преобразователей ввиду разброса выходного номинала, берут на себя максимально допустимый ток и индицируют полную загрузку, На выходе индикатора 5 полной загрузки более одного преобразователя появля-; ется сигнал, который устанавливает триггер 6 в противоположное состояние, 5 155396 при котором ключ 2 удерживается закрытым. При этом резистор 3 подгрузки отключается от выходных выводов системы и суммарный ток нагрузки преобра5 зователей 1 напряжения уменьшается н на величину тока подгрузки Inahrp u становится равным Х „, = =2(Х „Р1/и I„,, ), При этом на выходе индикатора 5 полной загрузки одного 10 преобразователя исчезает сигнал установки триггера 6. Однако триггер 6 продолжает сохранять свое состояние, при котором ключ 2 удерживается закрытым, а резистор " подгрузки отклю-15 ченным от выходных выводов системы.

При дальнейшем увеличении тока нагрузки суммарный ток нагрузки преобразователей 1 напряжения .ЕХдРравен

Iн„„,триггер 6 находится в таком 20 состоянии, при котором ключ 2 закрыт, резистор 3 подгрузки отключен от выходных выводов системы. При токе нагрузки Х „ч р ) Х я4 (где Т я4 = 2Х„Р+

+ и-2/n Х „,д„„) на выходе индикатора 25

5 полной загрузки более одного преобразователя вновь появляется сигнал, однако он не влияет на состояние триггера 6.

При изменении тока нагрузки в обратном направлении (уменьшении тока нагрузки системы) от номинальной величины до Х„„, Р 4 Х „4 на выходе индикатора 5 полной загрузки более одного преобразователя исчезает сигнал установки триггера б. Однако триггер 6 также продолжает сохранять свое состояние, При этом ключ 2 удер- . живается закрытым, а резистор 3 подгруэки — отключенным от выходных вы40 водов системы.

При уменьшении тока нагрузки системы до величины менее I> ни один из. преобразователей 1 напряжения не будет нагружен на максимально допустимой 45 ток I поэтому все преобразователи

ПР

1 напряжения индицируют отсутствие полной загрузки. При этом на выходе индикатора 4 недогрузки всех преобразователей вырабатывается сигнал, который возвращает триггер б в исходное состояние, при котором ключ 2 открывается и резистор 3 подгрузки подключается к выходным выводам системы. Суммарный ток нагрузки преобразователей

1 напряжения Q I увеличивается скачком на величину тока подгрузки Х„в4

При этом один из преобразователей 1 напряжения берет на себя максимально

6 допустимый,нагрузочный ток, на вы ходе индикатора 4 недогрузки всех преобразователей исчезает сигнал установки триггера 6. Однако триггер 6 продолжает сохранять свое исходное состояние, при котором ключ 2 удерживается открытым, а резистор 3 подгрузки — подключенным к выходным выводам системы, При дальнейшем уменьшении тока нагрузки системы суммарный ток нагрузки преобразователей 1 X I „p больше тока нагрузки системы I на величину тока подгрузки I „ д, триггер 6 на"!!!!! Рэ ходится в исходном состоянии, при котором ключ 2 замкнут и резистор 3 подгруэки подключен к выходным выводам системы.

На фиг. 3, где приведены эпюры напряжений и токов по узловым точкам схемы, приняты следующие обозначения: а — ток нагрузки I „ б — суммарный ток преобразоватеИ лей Х„Р; в — напряжение на ключе 2 U ключа 2;

r — напряжение на выходных выводах

U выхНа фиг. 4 показан пример реализации индикатора 4 недогрузки всех преобразователей в виде 7-входового элемента совпадения, а индикатора 5 полной загрузки более одного преобразователя в виде последовательно соединенных 7-входового сумматора однозарядных двоичных чисел и цифрового компаратора с порогом единица

t! !!

Здесь лог. "0" на входе соответствует недогруженному состоянию, а лог. "1" — состоянию ограничения нагрузочного тока преобразователя 1.

7 — входовой элемент совпадения выполнен на двух элементах 4 ИЛИ-HE u одном 2И. Состояние лог. "1" на выходе индикатора 4 возможно только в том случае, если все сигналы индика- ции ограничения нагрузочных токов преобразователей 1 напряжения находятся в состоянии лог ° "0". Если хотя бы один из семи сигналов индикации ограничения нагрузочных токов преобразователей 1 напряжения является лог на выходе индикатора 4 будет лог. "0".

7-входовой сумматор одноразрядных двоичных чисел выполнен на двух полных одноразряднык сумматорах, и,!

Т Фи одном двухразрядном сумматоре +>, Индикатор 5 работает следующим о6разом.

1553963

На входы каждого одноразрядного полного сумматора;, и,К (фиг. 4) подаются по три сигнала ийдикации ограничения нагрузочных токов от преобразователей 1 напряжения. На выходах

5 этих сумматоров получаются два 2-разрядных двоичных числа S2 S1 ч S2 81

Далее эти числа складываются на двухразрядном сумматоре,> с седьмым сигналом индикации ограничения нагрузочного тока седьмого преобразователя 1 напряжения. На выходе сумматора Е получаем 3-разрядное двоичное число

633 S2д Б1, отображающее количество полностью загруженных по току преобразователей 1. Например, при одном (любом) загруженном преобразователе на выходе сумматора, присутствует код 001, при трех — 011., при пяти

101 и т.д.

Этот код поступает на входы первор o числа (А) микросхемы цифр о в огo компаратора. На входы второго числа (В) постоянно подается код 001. В та- 25 ком включении микросхема цифрового компаратора сравнивает число А с чисzioM 001 и определяет знак неравенства, вызывая сигнал лог. "1" на соответСтвующем вьиоде при А ) В. Так как

В = 001, а число А равно числу пол Ностью загруженных по току преобразоЭателей 1, то на выходе цифрового компаратора лог. "1" появляется, если число полностью загруженных по току преобразователей 1 будет больше

Одного, т.е. этот выход и является выходoм индикатора 5, На фиг. 5 приведен пример реализации индикатора 4 недогрузки всех преобразователей и индикатора 5 полной загрузки более одного преобразователя в виде последовательно соединенных и-входового сумматора одноразрядных двоичных чисел и дешифратора ДС с двумя выходами (п=7) . Структура, работа и выходные сигналы сумматора описаны выше .применительно к схеме фиг. 4.

На схеме фиг. 5 двоичное число

БЗЯ231, отображающее количество пол- 50 ностью загруженных по току преобразователей 1, поступает с выхода сумматора на выходы дешифратора ДС, вы-полненного, в частности, на элементах

3 ИЛИ-НК и 2 ИЛИ, 55

Здесь лог, "1" на выходе индикатора 4 появляется лишь в том случае, если двоичное число БЗЯ231 равно

0000 (т.е. количество полностью загруженных по току преобразователей t равно нулю) .

Если хотя бы один из разрядов двоичного числа SÇS2S1 равен "1", на вы . ходе индикатора. 4 будет лог. "0".

К входам логического элемента 2

ИЛИ подключены выходы старших разрядов SÇ и S2 сумматора ), !

При количестве полностью загруженных о току преобразователей 1, равном нулю или одному„ значения обоих разрядов SÇ и S2 двоичного числа

S3S2S1 равны "О". При большем количестве полностью загруженных по току преобразователей 1 хотя бы. в одном иэ разрядов Б2 или SÇ будет лог. "1" и, следовательно, на выходе индикатора 5 также будет лог "1".

Таким образом, предлагаемая система вторичного электропитания обеспечивает стабилизацию выходного напряжения на холостом ходу или сильной недогрузке путем автоматического подклю" чения резистора 3 подгрузки к выходным выводам.

Высокий КПД в СВЭП обеспечен за счет дискретной обработки сигналов состояния стабилизированных преобразователей 1 напряжения, позволяющий; оценить величину тоха нагрузки системы без резистивного датчика суммарного тока, на котором дополнительно теряется мощность. формула изобретения

1. Система вторичного электропитания, содержащая и параллельно соединенных стабилизированных преобразователей напряжения с ограничением нагрузочных токов, включенных между входными и выходными выводами, о тл и ч а ю щ а я с я тем, что, с целью обеспечений устойчивости работы при малых токах нагрузки вплоть до куля, в нее введены индикатор недогрузки всех преобразователей, индикатор полной загрузки более одного преобразователя, триггер и цепочка, состоящая из последовательно соединенных резистора подгрузки и ключа, подключенная к выходным выводам, причем и входов индикатора недогрузки всех преобразователей и и входов индикатора полной загрузки более одного преобразователя соединены соответственно с выходами индикации ограничения нагрузочных токов п. преобразо-

2(4„-b )

4в+л 4аЬ

П, 2Ле а 4хвр

2(Ъ Р@р

7/ф уу Ъзу О

4Фр

У ахают 2

Я мер, д

Я "1а л Ф

В и р

4s i йим

1553963 1О вателей напряжения, а выходы индикато- 3. Система поп. 1, отлича— ра недогрузки всех преобразователей ю щ а я с я тем, что индикатор недои индикатора полной загрузки более од- грузки всех преобразователей и индиканого преобразователя подключены соот- тор полной загрузки более одного преветственно к первому и второму входам обраэователя выполнены в виде после5 триггера, выход которого соединен с довательно соединенных и-входового сумуправляющим входом ключа. матора одноразрядных двоичных чисел и

2. Система по п. 1, о т л и ч а — дешифратора с двумя выходами, при этом ю щ а я с я тем, что индикатор недо- 1О входы сумматора являются входами ингрузки всех преобразователей выпол- дикаторов, первый выход дешифратора нен в виде и-входового элемента совпа- двоичных чисел, меньших единицы, исдения, а индикатор полной загрузки пользован в качестве выхода индикатоболее одного преобразователя выполнен ра недогрузки всех преобразователей, в виде последовательно соединенных 15 а второй выход дешифратора двоичных и входового сумматора одноразрядных чисел, больших единицы, - в качестве двоичных чисел и цифрового компарато- выхода индикатора полной загрузки бора с порогом "Единица". лее одного преобразователя.

ЕУ Awe

1553963 бизнбяы ондцкР мрвтчеиця ныр

NNX llFOAVg йфюоф

ЮвммФ наарвме

Составитель А Волкова

Редактор Л.Веселовская Техред А.Кравчук Корректор M.Kó÷åðÿâàè

Заказ 456

Тираж 652

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, уп, Гагарина, 101