Устройство для выделения признаков изображений

 

Изобретение относится к автоматике и вычислительной технике и предназначено для выделения координат точечного объекта по его изображению. Целью изобретения является повышение точности устройства и надежности определения координат объектов по их изображениям. Устройство содержит блок управления, первый и второй блоки памяти, три счетчика, триггер, датчик изображения, аналого-цифровой преобразователь, сумматор, два регистра, блок перемещений, четыре блока ключей, элемент ИЛИ, дешифратор, две группы элементов И, группу регистров, группу ключей, блок элементов ИЛИ, блок распознавания. Поставленная цель достигается также конструктивным выполнением блока управления, второго блока памяти и вновь введенных блоков распознавания, перемещения. Устройство осуществляет систематизацию собираемой информации. 8 з.п. ф-лы, 12 ил.

СОЮЗ СОВЕТСНИХ.

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51) 5 G ОБ K 9/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4385128/24-24 (22) 29.02.88 (46) 30 ° 03.90. Бюл. 12 (71) Ижевский механический институт (72) А.М. Липанов, С.А. Петрушин, В.Е. Лялин и P.Ì. Гараев .(53) 772.99(088,8) (56) Микропроцессоры и микроЭВМ в системах автоматического управления:

Справочник/ Под общ. ред . С .Т. Хвоща .

Л.: Машиностроение, 1987.

Авторское свидетельство СССР

1361589, кл. С Оь К 9/00 1986. (Q4) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ПРИЗНАКОВ ИЗОБРАЖЕНИЙ (57) Изобретение относится к автоматике и вычислительной технике и предназначено для выделения координат тоИзобретение относится к автоматике и вычислительной технике и предназначено для выделения координат точечного объекта по его изображению.

Цель изобретения - повышение точности устройства и надежности определения координат объектов по их изоб", ражениям.

На фиг. 1 представлена блок-схема устройства для выделения признаков изображений; на фиг. 2 - схема блока управления; на фиг. 3 — схема второго блока памяти; на фиг . 4 - схема блока распознавания; на фиг. 5 - схеÄÄSUÄÄ 1553997 А i

2 чечного объекта по его изображению.

Целью изобретения является повышение точности устройства и надежности определения координат объектов по их изображениям. Устройство содержит блок управления, первый и второй блоки памяти, три счетчика, триггер, датчик изображения, аналого-цифровой преобразователь, сумматор, два регистра, блок перемещений, четыре блока ключей, элемент ИЛИ, дешифратор, две группы элементов И, группу регистров, группу ключей, блок элементов ИЛИ, блок распознавания. Поставленная цель достигается также конструктивным выполнением блока управления, второго блока памяти и вновь введенных блоков распознавания, перемещения. Устройство осуществляет систематизацию собираемой информации. 8,з.п. ф-.лы, 12 ил.

/ ма блока перемещения; на фиг. 6 схема счетного блока-; на фиг; 7 - схема блока анализа координат; на фиг.8 . схема блока выбора шага; на фиг. 9 схема блока анализа; на фиг. 10 и 11 эпюры напряжений в различных точках устройства; на фиг. 12 - пример движения датчика изображений.

Устройство для выделения признаков при распознавании образов (фиг. 1) состоит из блока 1 управления, первый и второй установочные входы которого подключены к входу установки триггера 2, а второй выход - к его

3 1553997 Д

Четыре входа второго блока ключей являются третьим-шестым установочными входами устройства, а его выходы одновременно подключены на первыГг - чет40 вертые входы блока 15 перемещения и элемента ИЛИ 19 соответственно; flR тый выход блока 1 управления подключен к входу установки в ноль третье,го 20 счетчика, пятый вход элемента

ИЛИ 19 подключен к шестому выходу блока 1 управления, а выход нагружен на первый информационный вход блока 1 управления, на счетный вход третьего 20 счетчика и на пятый вход блока 15 пе- 0

Ь ремещения, шестой в1од которого подключен к четвертому выходу блока 1 управления, а седьмой вход вместе с управляющим входом третьего 17 ключа соединены с седьмым выходом блока 1 уп-. равления, первый и второй адресные входы блока 15 перемещения подключены к выходам первого 5 и второго 6 счетчиков соответственно, первый выход ст атичес кому входу уста нов ки в нол ь, динамический вход установки в ноль которого нагружает выход формирователя

3, а выход подключен к синхронизирующему входу записи первого блока 4 памяти, первый и второй адресные входы которо о нагружают выходы первого 5 и второго 6 счетчиков непосредственно, а первый и второй отдельные адресные входы второго блока 7 памяти через первый блок 8 ключей соответственно, управляющий вход которого подключен к третьему выходу блока 1 управления,четвертый выход которого сое1 динен со счетным входом первого 5 счетчика, выход переполнения которого нагружен на счетный вход второго 6 счетчика, выход переполнения которого подключен на третий вход блока 1 уп- 20 равления, первый вход компаратора 9 подключен к выходу первого регистра

10, второй вход через сумматор 11 - к выходу первого блока 4 памяти, а выход - к информационному входу второго 25 блока 7 памяти, датчик 12 изображений через усилитель l3 нагружен на АЦП 14.

Новыми в устройстве являются: блок

15 перемещения, второй 16, третий

17 и .четвертый 18 блоки ключей, we мент ИЛИ 19, третий 20 счетчик, дешифратор 21, первую 22 и вторую 23 группы элементов И, группа 24 регистров, группа 25 ключей, блок 26 элементов

ИЛИ и блок 27 распознавания.

35 (1 связан с датчиком 12 изображения, а второй выход нагружен на формирователь 3 и вход запуска АЦП 14, выход которого подключены к информационным входам первого блока 4 памяти через третий блок 17 ключей, а к информационным входам всех регистров из (-py((пы 24, включенных параллельно, - через четвертый блок 18 ключей, управляющий вход которого вместе с управляющим входом второго блока 16 ключей и первыми входами первой 22 группы элементов И нагружает восьмой выход блока 1 управления; выход каждого элемента И из первой 22 группы соединен с управляющими входами соответствующих регистров из группы 24, выходы которых нагружены на входы соответствующих ключей из группы 25, выходы которых заведены на отдельные входы блока элементов ИЛИ 26, нагруженного на второй вход сумматора 11; девятый вь(ход блока 1 управления подключен ко всем первым входам элементов И из второй группы 23, а десятый выход — к стробирующему входу дешифратора 21, подключенного к выходу третьего 2(1 счетчика, первый и второй выходы переполнения которого нагружены на второй и третий информационные входы блока 1 управления.

Управляющий вход каждого ключа из группы 25 вместе с вторыми входами соответствующих элементов И из первой

22 и второй 23 групп подключены к со- ответствующим выходам дешифратора 21 „ синхронизирующие входы второго блока

7 памяти нагружают выходы элементов

И из второй 23 группы; информационные выходы второго блока 7 памяти подключены к информационным входам блока 27 распознавания, первая и вторая группы адресных входов которого подключены к первой и второй группам адресных входов второго блока 7 памяти, а уп" равляющий вход соединен с третьим входом блока 1 управления, выход триггера 2 заведен на четвертый информационный вход бгока 1 управления.

Блок 1 управления (фиг. 2) содержит три элемента И 28-30, четыре триггера 31-34, два генератора 35 и

36 импульсов, три элемента ИЛИ 37-39, элемент 40 задержки и два формирователя 41 и 42, причем установочный вход первого триггера 31 является первым установочным входом блока 1 уп! 5539 равления, вход сброса объединен с первым входом первого 28 элемента И и является третьим установочным входом блока 1 управления,а выход нагру-. жен на первый генератор 35 импульсов и первый вход первого элемента ИЛИ

37; выход первого генератора 35 импульсов, являясь первым выходом блока 1 управления, подключен к первому 1О входу второго элемента ИЛИ 38, выход которого является четвертым выходом блока 1 управления; второй вход первого элемента И совместно с входом установки второго триггера 32 и входом запрета первого формирователя

41 нагружают выход третьего триггера

38 и являются вторым выходом блока .1 . ynpaвления; вход установки третьего триггера 33 является вторым установоч-20 ным входом блока 1 управления, а вход сброса вместе с третьим входом перво- . го элемента И 28, входом второго генератора 36 импульсов и первыми входами второго элемента И 29 и третьего элемента ИЛИ 39 подключены к выходу

I четвертого триггера 34 и являются третьим выходом блока t управления; вход первого формирователя 4! совместЭО но с первым входом третьего элемента

И 30 и входом установки четвертого триггера 34 нагружают выход второго триггера 32 и являются восьмым выходом блока 1 управления; вход сброса второго триггера 32 подсоединен к выходу третьего элемента И 30, второй вход которого объединен с вторыми входами второго элемента И 29 и третьего элемента ИЛИ 39 и нагружают выход элемента 40 задержки, вход которого является первым информационным входом блока 1 управления; третьи входы третьего 30 и второго 29 элементов И являются соответственно вторым и третьим информационными входами блока 1 управления; выход второго элемента И

29 подключен к входу сброса четвертого триггера 34; выход первого элемента ИЛИ 37 является седьмым выходом блока 1 управления, а его второй вход - четвертым информационным входом блока 1 управления; выход второго генератора 36 импульсов является девятым выходом блока 1 управления, выход первого 41 и второго 42 формирователей является пятым и шестым выходами блока 1 управления соответствен" но, выход третьего элемента ИЛИ 39 яв97

6 ляется десятым выходом блока 1 управления.

Второй блок 7 памяти (фиг. 3) состоит из группы запоминающих элементов 43, синхронизирующие входы которых являются синхронизирующими входами второго блока 7 памяти, первый и вторые адресные входы подключены к выходам отдельных блоков элементов

ИЛИ из первой 44 и второй 45 групп соответственно, выходы являются информационными выходами второго блока 7 памяти, а информационные входы объединены и являются информационным входом второго блока 7 памяти, первые входы блоков элементов ИЛИ первой

44 и второй 45 групп являются соответственно первой и второй группами адресных входов, а вторые входы в первой 44 и второй 45 группах блоков элементов ИЛИ отдельно объединены и являются первым и вторым отдельными адресными входами второго блока 7 памяти.

Блок 27 распознавания (фиг. 4) состоит из первого триггера 46, вход установки которого является входом запуска блока 27 распознавания, а выход нагружен на генератор 47 импульсов, подключенный к первым входам первого 48 и второго 49 элементов И, второй вход первого из них непосредственно, а второй вход второго - через инвертор 50 соединены с выходом элемента ИЛИ 51, первый вход которого нагружает выход второго триггера 52, информационный вход которого является первым информационным входом блока 27 распознавания из группы, а синхронизирующий вход вместе с первым входом первого 53-1 счетного блока из группы

53 и счетным входом первого счетчика

54 нагружают выход первого элемента

И 48; выход первого счетчика 54 подключен к счетному входу второго счетчика 55, выход которого заведен на вход сброса первого триггера 46, выход второго элемента И 49 нагружен на второй вход первого 53-1 счетного блока из группы 53, первый выход которого подсоединен ко второму входу элемента ИЛИ 51; информационный выход первого счетчика 54 является первым из первой группы адресных выходов и " подключен к первому отдельному адресному входу первого 53-1 счетного блока и к первым адресным входам из первой группы от второго 53-2 до последнего

1553997

53-N счетного блока; информационный выход второго счетчика 55 является первым из второй группы адресных выходов и подключен ко второму отдельному адресному входу первого 53-1

5 счетного блока и к первым адресным входам из второй группы от второго

53-2 до последнего 53-N счетного блока; второй выход каждого предыдущего счетного блока 53 соединен с первым информационным входом последующего; третий выход - с установочным входом, а второй информационный вход - с первым выходом соответственно; третий информационный вход каждого счетного блока 53 является отдельным информационным входом из группы, первый и второй адресные входы каждого счетного блока 53 являются отдельными вы- 20 ходами блока 2/ распознавания из первой и второй групп адресных выходов и подключены к отдельным первому и второму адресным входам следующего счетного блока 53 и к отдельным адресным входам из первой и второй групп адресных входов последующих старших счетных блоков 53; выходы первого 54 и второго 55 счетчиков подключены также к первому и второму информационным вхо- 30 дам регистра 56, выходы которого являются адресными выходами блока 27 распознавания, а управляющий вход вместе с входом установки третьего триггера 57 и счетным входом четвертбго триггера 58 нагружают второй выход последнего счетного блока 53-N, тре-. тий выход которого подключен к входу сброса третьего триггера 57, выход которого соединен с третьим входом пос- 40 леднего счетного блока 53-N; прямой выход .четвертого триггера 58 является первым информационным выходом блока 27 распознавания и подключен к входу установки пятого триггера 59, 45 прямой выход которого является вторым информационным выходом блока 27 распознавания; инверсные выходы четвертого 58 и пятого 59 триггеров подключены к отдельнцм входам третьего элемента И 60, выход которого явлет ся третьим информационным выходом блока 27 распознавания; вход сброса четвертого 58 триггера соединен с инверсным выходом пятого триггера 59. у

Ьлок 15 перемещения (фиг. 5) содержит блок 61 анализа координат, ключ

62, пять элементов ИЛИ 63-67, ждущий мультивибратор 68, привод 69, причем выход последнего является первым выходом блока 15 перемещения, à его четыре входа на гружа ют выходы пе р вых четырех элементов ИЛИ 63-66 по отдельности, первые входы которых являются первыми четырьмя входами блока

l5 перемещения, а вторые входы через ключ 62 подключены к четырем отдельным выходам блоха 61 анализа координат соответственно; первые четыре входа пятого элемента ИЛИ 67 подключены к отдельным выходам ключа 62, пятый вход является пятым входом блока I5 перемещения, а выход нагружен на ждущий мультивибратор 68, выход которого является вторым выходом блока 15 перемещения; синхронизирующий вход блока 61 анализа координат и управляющий вход ключа 62 являются соответственно шестым и седьмым входами блока 15 перемещения; первый и второй адресные входы блока 61 анализа координат являются первым и вторым адресными входами блока 15 перемеще ния „

Счетный блок 53 (фиг. 6) содержит сдвиговый регистр 70, вход сброса которого является установочным -Bxo дом счетного блока 53, пер вые четыре выхода подключены к отдельным управляющим входам блока 71 выбора шаг пятый выход является первым выходом счетного блока, первые входы первого

72 и второго 73 элементов И соединены и являются первым информационным входом счетного блока 53, а выход первого 72 элемента И вЂ” вторым выходом счетного блока 53, второй вход которого через инвертор 74, а второй вход второго 73 элемента И непосредст венно подключены к выходу элемента ИЛИ

75, первый вход которого является вторым информационным входом счетного блока 53, второй вход нагружает выход блока 76 анализа, а третий вход подключен к выходу триггера 77, информационный вход которого является третьим информационным входом счетного блока

53, а счетный вход вместе с синхронизирующими входами сдвиговогo регистра

70 и блока анализа 76 нагружают выход второго 73 элемента И, который таки .является третьим выходом счетного блока 53; два адресных входа блока 71 выбора шага являются отдельными адресными входами счетного блока

53, а его два выход» - первым и вто9 1553997

10 рым адресными выходами счетного блока

53 и подключены к двум отдельным адресным входам блока 76 анализа, первая и вторая группы адресных входов которого являются первой и второй группами адресных входов счетного блока 53 ..

Блок 61 анализа координат (фиг. 7) состоит из первого 78 и второго 79 10 счетчиков, выходы которых нагружены на первые входы первого 80 и второго

81 компараторов, вторые входы которых нагружают выходы первого 82 и второго 83 регистров соответственно, синхронизирующие входы которых объединены и являются входом запуска блока 61 анализа координат, а информационные входы - первыми и вторыми адресными входами блока 6l анализа 20 координат, первый и второй выходы первого 80 и второго 61 компараторов заведены соответственно на отдельные входы первого 84 и второго 85 элементов ИЛИ, нагруженных на первый 86 и второй 87 генераторы импульсов, выход первого из них нагружен на первые входы первого 88 и второго 89 элементов

И, а выход второго - на первые входы третьего 90 и четвертого 91 эле- 30 ментов И; вторые входы первого 88 и второго 89 элементов И нагружают соответственно первый и второй выход первого компаратора 80, а выход является первым и вторым выходом блока

61 анализа координат, которые отдельно подключены к вычитающему и суммирующему входам первого счетчика 78, вторые входы третьего 90 и четвертого

91 элементов И нагружают соответст- 40 венно первый и второй выходы второго

81 компаратора, а выходы являются третьим и четвертым выходами блока

61 анализа координат и отдельно подключены к вычитающему и суммирующему 45 входам второго 79 счетчика.

Блок 71 выбора шага (фиг. 8) содержит первый 92 и второй 93 элементы ИЛИ-НЕ, выходы которых нагружены на синхронизирующие входы первого 94 и второго 95 регистров, выходы которых подключены к первой группе входов первого 96 и второго 97 блоков элементов ИЛИ соответственно, выходы которых являются первым и вторым ад - 55 ресными выходами блока 71 выбора шага, информационные входы первого 94 ре- гистра и первого 98 и второго 99 преобразователей кодов объединены и являются первым адресным входом блока

71 выбора шага, а информационные входы второго 95 регистра и третьего

100 и четвертого 101 преобразователей кодов также объединены и являются вторым адресным входом блока 71 выбора шага; вторая и третья группы входов первого 96 блока элементов ИЛИ нагружают выходы первого 98 и второго

99 преобразователей кодов соответст- венно, синхронизирующие входы которых подключены к отдельным входам первого элемента ИЛИ-НЕ 92 и являются первым и ж орым управляющими входами блока

71 выбора шага; вторая и третья группы входов второго блока 97 элементов

ИЛИ нагружают выходы третьего 100 и четвертого 101 преобразователей кодов соответственно, синхронизирующие входы которых подключены к отдельным входам второго элемента ИЛИ-HF 93 и являются третьим и четвертым управляющими входами блока 71 выбора шага.

Блок 76 анализа состоит из первой

102 и второй 103 групп компараторов, первые входы которых по отдельности объединены и являются первым и вторым отдельными адресными входами блока 76 анализа соответственно; вторые входы первой 102 и второй 103 групп компараторов являются первой и второй адресными группами входов блока 76 анализа соответственно, выходы соответствующих компараторов 102 и 103 из отдельных групп заведены на отдельные входы элементов И из группы 104, выходы которых подключены на отдельные входы элемента ИЛИ 105, выход которого нагружается входом триггера 106.

Устройство работает следующим обра зом, В режиме обучения выбирается необходимое реперное поле, в качестве которого может быть, например, некоторое графическое изображение, характ ери зующееся инт енси вност ью, ц ветом окраски или степенью отражения. В качестве реперного поля может быть и другая поверхность со своими специфическии ми и ри з на ка ми . Да т чи к и зобра жений 12 устанавливается в исходной точке выбранного реперного поля. Первый

5 и второй 6 счетчики предварительно обнулены. На первый вход устройства, являющийся первым входом блока 1 управления (фиг. 2) подается импульс (фиг. 10а), устанавливающий триггер

31 этого блока в единичное состояние.

1553997

1lоложительный уровень с его выхода разрешает работу генератора 35 и подается через первый вход первого эле" мента ИЛИ 37 (фиг.10б) и седьмой выход блока 1 управления на седьмой вход блока 15 перемещения и на управляющий вход третьего блока 17 ключей.

Последний положительным уровнем открывается. После этого импульс с генератора 35 (фиг. 10в) блока 1 управления через первый его выход устанавливает по переднему своему фронту триггер 2 устройства в единичное состояние (фиг. 10г) . Этот же импульс, 15 прошедший через..первый вход элемента

ИЛИ 38 на 4етвертый выход блока 1 управления поступает на счетный вход первого счетчика 5. Цифровой код на его выходе начинает увеличиваться. 20

При переполнении импульс переполнения поступает с его,выхода на счетный вход второго счетчика 6 (фиг.10д), При этом код на выходе второго счетчика 6 увеличивается на единицу, а первый счетчик 5 начинает работать с исходного состояния.

При любом изменении кода на первом и втором адресных входах блока

15 перемещения (фиг. 5) и соответст- 30 венно на таких же входах блока 61 анализа координат (фиг. 7) последний начинает выдавать импульсы на одном или двух своих выходах. Это происходит следующим образом. 35

В регистры 82 и 83 (фиг. 7) блока

61 анализа координат по задним фронтам импульсов с четвертого выхода блока 1 управления заносятся коды из

nepeoro 5 и второго 6 счетчиков. Эти 40 коды являются координатами по осям

Х и Y на реперном попе, где должен находиться датчик 12 изображений.

Рассмотрим раЬоту блока 61. анализа координат (фиг. 7) только по одной 4 координате. В исходном состоянии в с чет чи ки 78 и 79 за носятся численные значения координат, где находится датчик 12 изображения. Например,если датчик 12 изображений находится 50 в точке с координатами (0,0), то

1счетчики 78 и 79 обнулены. При записи в регистр 82 кода, отличного от нуля, например единицы, цифровой компаратор 80 выдает на своем втором выходе 55 единичный уровень, открывающий элемент И 89 и разрешающий работу генератора 86, путем подачи на его вход положительного уровня через элемент

ИЛИ 84. Импульсы с выхода генератора

86 через элемент И 89 поступают на второй выход блока 61 анализа координат и на суммирующий вход счетчика 78.

Код на выходе последнего станет равным единице. На втором выходе компаратора 80 исчезает единичный уровень.

Работа блока 61 анализа координа прекращается. Аналогично данный Ьлок работает на вычитание кодов в счетчике 78, его содержимое станет больше кода принятого в регистр 82. Единичный уровень появляется в этом случае на первом выходе компаратора 80, а импульсы на первом выходе блока 61 анализа координат. По другой координате раЬота этого блока не отличается от описанного.

Импульсы с выходов блока 61 анализа координат через открытый ключ 62 (фиг. g) путем подачи с седьмого выхода блока 1 управления поступают через один из элементов ИЛИ 63-66 на привод

69. Последний связан с датчиком 12 изображений и перемещает его на единицу координаты по осям Х и Y в сторону уменьшения или увеличения в зависимости от импульсов на выходах блока

61 анализа координат. В рассмотренном примере датчик станет в точку с координатами (1,0). Эти же импульсы поступают с выхода ключа 62 на отдельные, входы элемента 67, где производится их дизьюнкцил. Ждущий мультивибратор

68 с перезапуском запускается по переднему фронту первого из них. Он устроен так., что конец формируемого им импульса отстоит от последнего фронта поступившего импульса на заранее заданную величину (микросхема 159 АГЗ).

На выходе ждущего мультивибратора 68 имеется положительный сигнал во время действия привода 69 (фиг. 10e).

После окончания работы последнего

3 т.е. когда датчик 12 изображений станет в заданную -позицию реперного поля, на выходе ждущего мультивибратора 68 сформируется отрицательный фронт, который через второй выход блока 15 запускает АЦП 14, Сигнал, снимаемый с датчика 12 изображений и усиленный до нормальной работы АЦП 14 с помощью усилителя 13, преобразуется в цифровой код на выходе АЦП 14. Этот код поступает через открытый третий блок

17 ключей на информационные входы первого блока 4 памяти. На его адресных, входах присутствуют коды с выходов.

13 15539 первого 5 и второго 6 счетчиков. Задним фронтом импульса с второго выхода блока .15 запускается также формирователь 3, который вырабатывает импульс

С длительностью, намного превышающей

5 время раЬоты АЦП 14 (фиг. 10ж), т.е., когда цифровая информация на выходах первого блока 4 памяти станет достоверной, по заднему фронту импульса с выхода формирователя 3 (фиг. 1Ож) устанавливается в ноль триггер 2 (фиг. 10г). По заднему фронту последнего записывается код с выхода АЦП 14 по адресу, определяемому счетчиками и 6.

Работа устройства в режиме обучения заканчивается при занесении во все ячейки первого блока 4 памяти значений, характеризующих каждую ячей 20 ку реперного поля. При переполнении второго счетчика 6 импульс с его выхода переполнения (фиг. 1Оз) поступает через третий установочный вход блока 1 управления на вход сброса . 25 триггера 31, приведя его в исходное состояние (фиг. 1Об). Однако до конца раЬоты блока 15 и АЦП 14 по анализу последней ячейки на седьмом выходе блока 1 управления (фиг. 10и) единичный уровень из-за подачи на второй вход элемента ИЛИ 37 (фиг. 2) через четвертый информационный вход блока 1 управления сигнала с выхода триггера 2 (фиг 10r). По окончании

5 его работы единичный уровень на седьмом выходе блока 1 управления (фиг. 1Ои) исчезает ° Работа устройства в режиме обучения закончена.

Дальнейшая работа устройства свя- 4п зана с помещением датчика 12 изображений в зону с произвольным, заранее неизвест ным, номером. Необходимо определить номер этой зоны, т.е. истинные координаты нахождения датчика 12 45 изображений в заданном реперном поле.

Для этого производится последовательное движение датчика 12 изображений по расположенным рядом с ним зонам в направлении координатных осей. Пример подобного сканирования показан .на фиг. 12, где точкой А показано первоначальное расположение датчика

12, а А- - каждое последующее положение, где k = 1,2...8. Искомыми явля- 55 ются координаты в точке A 0 (Х,Y„ ).

При движении датчика 12 изображений в каждой точке А производится замер значения исследуемого парамет97

14 ра М „так же, как в режиме обучения устройства. В дальнейшем производитСя вычитание каждого значения М из каждого предварительно измеренного в редиме обучения значения праметра. 8 случае их близкого совпадения с некоторым заранее заданным допуском фор мируется последователь ност ь номеров отмеченных зон, иэ полученных отмеченных зон для каждого значения М„. выбирается единственное сочетание, в котором номера этих зон соответствует номерам последовательно расположенных по- осям координат Х Y эон. Координаты первой эоны этого сочетания и есть искомые координаты точки А (Х;, ), Указанная асть способа реализуется следующим образом. Датчик 12 иэображений помещается в точку Ад с неизвестными координатами (Х;, Y; ) . .На второй установочный вход блока 1 управления подается внешний импульс (фиг. 11а), переводящий триггер 33 (фиг. 2) блока 1 управления в единичное состояние (фиг. 11б). Передний фронт сигнала с выхода триггера устанавливает триггер 32 также в еди" ничное состояние (фиг. 11в). Разреша- . ющий потенциал с его выхода через восьмой выход блока 1 управления открывает второй блок 16 и четвертый блок 18 ключей. Устройство, таким образом, приведено в режим сбора информации, В данном режиме необходимо по давать импульсы на один иэ четырех входов второго блока 16 ключей. Каж" дый иэ этих входов-.служит для. продвижения датчика 12 на следующую зону параллельно осям координат, т.е. +Х, -Х, +Y или -Y. Направление движения выбирается произвольно. Пример движения показан на фиг. 12. Движение датчика 12 иэображений осуществляется

1блоком 15 перемещения аналогично режиму обучения . Импульсы с выхода второго блока 16 ключей через первый - четвертый входы блока 15 движения воздействуют на первые входы одного из элементов ИЛИ 63-66. Сигналы с последних запускают привод 6g датчика 12 иэображений. В исходном состоянии третий 20 счетчик находился в нуле, так как на его вход сброса в ноль, выполненный инверсным, воздействовал нулевой сигнал с выхода формирователя 41 (фиг.2) блока 1 управления через пятый его выход (фиг. 11г). Этот нулевой сигнал

97!

5 15539 формируется под воздействием нулевого сигнала на входе запрета формирователя 41 с выхода триггера 33 (фиг.1!б).

При появлении единичного уровня на входе запрета формирователя 41 (фиг. 11б) появляется единичный уровень и на его выходе (фиг . 1 lг) . В этом режиме разрешается формирование им импульсов по заднему фронту сигна- !0 ла на его синхронизирующем входе.

При осуществлении движения датчика 12 изображений импульсы с выхода вто рого блока 16 ключей через отдельные (первый - четвертый) входы элемента ,ИЛИ 19 поступают на счетный вход тре тьего счетчика 20. Переключение пос1 леднего происходит по переднему Фрон, ту поступающих импульсов (фиг. 11д), т ° е. после воздействия первого импуль-20 са код на его выходе будет равным единице. Этот импульс (фиг. 11д) с выхо:да элемента ИЛИ 19 через первый ин формационный вход блока 1 управления поступает на вход элемента 40 задерж-: 2S ки. Информация на его выходе (фиг.llе) появляется с некоторой задержкой относительно входной информации. Время задержки выбрано с учетом времени срабатывания блока 15 перемещения по пе- 30 ремещению датчика 12 изображений из ,,одной ячейки в соседнюю, а также с учетом времени работы АЦП 14. После всех указанных операций импульс с выхода элемента 40 задержки через вто рой вход элемента ИЛИ 39 поступает на десятый выход блока 1 управления. Да:лее он поступает на стробирующий вход дешифратора 21, выполненный, например, в виде микросхемы 155 ИД3 с дополни- 40 тельными инверторами. Так как код на его адресном входе равен единице, то импульс, поступивший на стробирующий вход дешифратора 2 (фиг,. 11е), проходит на его первый выход . Этот импульс проходит через открытый по первому входу первого из первой группы элементов И 22 н вход приема первого регистра из группы 24. На его информационных входах имеется код из АЦП 14, 50 соответствующий значению И,, поступающий через открытый четвертый блок

18 ключей, В этом регистре происходит запоминание полученного кода по переднему Фронту импульса ° Аналогично происходит запись всех значений И в отдельныее регистры из группы 24. При подаче последнего импульса на один из входов второго блока 16 ключей на выходе третьего 20 счетчика устанавливается число, равное заданному количеству шагов при сборе информации. При этом на его первом выходе переполнения появляется единичный уровень (фиг. 11ж) . Последнее переключение приводит к формированию формирователем 4! короткого отрицательного импульса (фиг. 11г), устанавливающе.-о третий счетчик 20 в нупевое состояние> и триггер 34 устанавливается в единичное положение (фиг. 11и). Кроме того, исчезает единичный уровень на восьмом выходе блока 1 управления (фиг. 11в). Последний =èãíàë в виде низкого уровня закрывает второй 16 и четвертый 18 ключи и первую группу

22 элементов И °

С включением триггера 34 (фиг .11и) устройство переходит в режим последовательного вычитания из каждого сигнала последовательности вторых опорных сигналов, записанных в отдельных регистрах группы 24, всех сигналов последовательности первого опорного сигнала, записанного в запоминающем устройстве 4.

В указанном режиме высокий потенциал выхода триггера 31 (фиг. 11и) разрешает работу генератора 36. Его выходные импульсы (фиг. l к) через второй вход элемента ИЛИ 38 и четвертый выход блока 1 управления поступают на счетный вход первого 5 счетчика.

Последний своим выходом переполнения (фиг. 11л) связан со счетным входом второго счетчика 6. Цифровые коды на их выходах являются адресными для последо ватель ности первого опорного сигнала, хранящегося в первом блоке

4 памяти.

До появления первого импульса переполнения на выходе второго счетчика

6 (Фиг. 11м) остальные блоки устройства не работают, Появившийся указанный импульс, поступив через третий установочный вход блока 1 управления, проходит через открытый по второму и третьему входам элемент И 28 на вход

Формирователя 42. Послецний формирует короткие выходные импульсы (фиг. l н) по заднему фронту поступившего импульса. Эти импульсы через шестой выход блока 1 управления поступают на пятый вход элемента ИЛИ 19. Импульсы с его выхода (фиг. 11д) поступают на счетный вход третьего счетчика 20.Код на выходе последнего устанавливается

18

17

1953997 равным единице. На десятом выходе блока 1 управления есть постоянное единичное напряжение, поэтому на первом выходе дешифратора 21 также устанав.ливается высокий уровень. В результате этого открывается первый из ключей группы 2 и код с выхода первого регистра из группы 24 через Ьлок элементов ИЛИ 26 поступает на вторые входы сумматора 11. Так как все последние переключения происходили после появ10 ле ни я импульса пере ключе ния на выходе второго 6 счетчика, то коды на выходах первого р и второго 6 счетчиков пока равны нулю. При появлении первого импульса на выходе генератора 36 (фиг. 11к) первый счетчик переключает. ся в единичное состояние по переднему фронту, Это приводит к выборке первой ячейки в первом блоке 4 памяти.

Содержимое этой ячейки поступает на первый вход сумматора 11, Последний находит разность по абсолютной величине между числами на его первом и втором выхода х, которая сра в нивается компаратором 9 с чи лом, записанным в первом 10 регистре. В слу ае, ес20 ли код на выходе сумматора 11 превышает код, записанный в регистре 10, то на выходе компаратора 9 имеется единичный уровень. В противном случае на его выходе есть нулевой сигнал.

Одновременно импульс с выхода генератора 36 через девятый выход блока 1 управления поступает на первые

30 входы всех элементов И из второй группы 23. Однако он появляется на выходе только первого из них, так как только на его втором входе есть разрешающий сигнал, с первого выхода дешифратора 21. Указанный импульс поступает на первый из синхронизирующих входов второго блока 7 памяти (фиг. 3)

В последнем происходит запись в первом из группы 43 загоминающих элемен45 тов по заднему фронту синхронизирующего импульса. Код адреса поступает на первый и второй адресные входы первого из группы 43 запоминающих элементов через первые из первой 44 и второй 45 групп блоков элементов ИЛИ.

На вторые входы последних этот код поступает с выходов первого 5 и второго 6 счетчиков через открытый нап50 ряжением с третьего выхода блока 1 упра влением (фиг . 11 и } первый блок 8 ключей и первые и вторые отдельные адресные входы второго блока 7 памяти, Информацией для всех запоминающих элементов 43 является сигнал с выхода компаратора 9, После поступления второго импульса из генератора 36 блока 1 управления раЬота устройства повторяется .аналогично с записью информации во вторую ячейку первого запоминающего элемента из группы 43 второго блока:

7 памяти. В данном режиме работа .устройства повторяется до опроса всех ячеек первого блока 4 памяти и сравнения их содержимого с числом, записанным в первом регистре из группы 24.

После первого опроса всех ячеек первого блока 4 памяти импульс пер".ïoïíåния с выхода второго 6 счетчика (фиг. 11м) поступает через третий установочный вход блока 1 управления и первый вход элемента И 28 на вход формирователя 42. Последний по заднему фронту выходного импульса формирует короткий выходной импульс (фиг,llн), поступающий через шестой выход блока 1 управления на пятый вход элемента ИЛИ 19. ) алее с выхода последнего (фиг. 1 д) этот импульс переключает третий счетчик 20 в следующее состояние по своему переднему фронту. Работа устройства в дальнейшем аналогична ,списанной с отличием в том, что про исходит сравнение содержимого следующегo регистра из группы 24 с содержимым первого блока 4 памяти и с записью в соответствующем запоминающем элементе из группы ь3 второго блока памяти. При указанном сравнении всех регистров из группы 24 появление о ередногo импульса на выходе элемента ИЛИ 19 (фиг. 11д) приводит к появлению высокого уровня на втором выходе переполнения третьего счетчика 20 (фиг. 11п). Этот уровень, поступая через второй информационный вход Ьлока 1 управления на третий вход элемен — à И 29, разрешает прохождение импульса с выхода элемента 40 задержки (фиг. 11е) на выход элемента

И 29 (фиг, llр). Последний сбрась1вает триггер 34 в исходное состояние.

В результате большинство блоков устройства заканчивают свою работу, а управление передается блоку 27 распознавания (фиг. 4) путем воздействия на его управляющий вход отрицательного фронта с третьего выхода блока 1 управления (фиг, llп).

1553997

Триггер 46 в блоке 27 распознавания (фиг. 4) взводится в единичное состояние по заднему фронту управляющего сигнала. Этот уровень разрешает работу генератора 47, импульсы которого поступают на первый вход элемента И 48. Последний открыт единичным уровнем с выхода элемента ИЛИ . 51. На первом его входе есть положи- 1р тельный сигнал из-за предварительной установки триггера 52 в единичное состояние. Таким образом, импульс с генератора 47 проходит на выход элемента И 48 и далее на счетный вход счетчика 54. Выходы счетчика 54 и 55 подключены к первым адресным входам первой и второй групп адресных входов блока 7 памяти, Код эТого адреса выбирает первую ячейку в первом запо- 2р минающем элементе из группы 43 (Фиг.3)

Информационный выход, последнего подключен к управляющему входу триггера

52 (фиг. 4). Триггер 52 выполнен в виде T-триггера и запись в него осуще-25 ствляется по заднему фронту синхронизирующего импульса. Таким образом, импульс с выхода элемента И 48, по переднему фронту переключив счетчик

54, установит триггер 52 по заднему 30 фронту в состояние, определяемое на

его управляющем входе. В случае переполнения счетчика 54 переключение

;происходит и в счетчике 55. Если на этом входе единичный уровень, то В со 35 ответствующей ячейке запоминающего устройства второго блока 7 памяти есть единичный сигнал, что означает большую разность между значениями nepsoro и второго опорных сигналов. Этот 40 единичный уровень через первый вход элемента ИЛИ 51 поступает на второй вход элемента И 48. Элемент И 49 будет закрыт этим же сигналом; инвертированным инвертором 50. Следующий им- 4g пульс с генератора 47 снова пройдет на выход элемента И 48 и произведет указанные действия.

Это продолжается до тех пор, пока не обнаружится в первом запоминающем gp элементе из группь 43 ячейка с записанным в ней нулем. В этом случае нулевой уровень с выхода триггера 52 поступает на первый вход элемента ИЛИ, 51, на втором входе которого то же есть пока нулевой уровень. В результате этого происходит переключение элементов И 48 и 49. Первый из них закрывается, а второй открывается.

Следующий импульс с генератора 47 поступает; через первый вход элемента

И 49 на второй вход первого счетного блока 53-1 из группы 53 (фиг. 6) .

В счетном блоке 53 (фиг. 6) триггер 77 предварительно установлен в единичное состояние. Этот уровень, поступая через третий вход элемент:.

ИЛИ 75 на второй вход элемента И 73, открывает его и дополнительно через инвертор 74 закрывает элемент И 72 °

Импульс с второго входа счетного блока 53, пройдя через элемент И 73, по переднему фронту, устанавливает единичный уровень на первом входе сдвигового регистра 70. Последний был предварительно обнулен импульсами с первого входа счетного блока 53.

Единичный уровень с первого выхода сдвигового регистра подается на первый управляющий вход блока 71 выбора шага (фиr..8). В последнем происходит формирование первой соседней координаты от ячейки, определяемой кодом на счетчиках 54 и 55. Цифровое значение новой координаты отличается по модулю на едИницу только от одного кода счетчика 54 или 55, т.е. производится только одна из следующих операций +1»; -1 „; +1,; — 1>. Лля выполнений этой операцйи на два адресных входа блока 71 выбора шага подается код соответственно с выходов счетчиков 54.и 55. Код с первого из них, являющийся, например, координатой по оси Х, поступает на преобразователь 96 кода, открытый единичным уровнем с первого упра вля ющего входа,.

В последнем происходит преобразование кода вида КОД,д — — КОД „+ 1, Выходной код с преобразователя 96 через блок элементов ИЛИ 96 является первым адресным выходом блока 71 выбора шага. Регистр 94 закрыт нулевым сигналом с выхода элемента ИЛИ-НЕ 92, так как на его первом входе есть единичный уровень с первого управляющего входа блока 71 выбора шага.

Преобразование координаты по Y производится во -второй половине блока 71 выбора шага (нижняя часть на фиг, 8), В случае преобразования по Х на третьем и четвертом входах блока 71 присутствуют нулевой уровень. На элементе ИЛИ-HF 93 эти уровни преобразуются в единичный, что приводит к открытию регистра 95 и прохо>кдению кода с второго адресного входа через регистр

21

22

1553997

95 .и блок 97 элементов ИЛИ на второй адресный выход блока 71 выбора шага.

Преобразования вида -1, +1, и производятся аналогично.

Цифровые коды на первом и втором адресных выходах блока 71 выбора шага являются адресными координатами для вторичного запоминающего элемента из группы 43. Информация из последних 10 подается на управляющий вход триггера 77 через четвертый вход счетного

53-1 блока.

Информация с выходов блока 71 выбора шага поступает на отдельные адрес- 15 ные входы блока 76 анализа (фиг. 9).

Однако в первом счетном блоке 53-1 первая и вторая группы адресных входов этого блока не задействованы, поэтому на всех их входах имеется ну- 20 левой код. На выходах блока 71 не может быть полностью нулевого кода, поэтому на входах всех элементов И 104 из группы есть нулевой сигнал, так как цифровые компараторы из первой

102 и второй 103 групп дают, по крайней мере, один нулевой сигнал на своих выходах. Единичный уровень будет на выходе цифрового компаратора из группы 102 и 103 в том случае, если 30 коды на их входах совпадают . Более подробную работу блока 76 анализа рассмотрим при анализе счетных блоков

53-2 и дальше.

В случае поступления единичной ин- З5 формации на управляющий вход триггера

77 из ячейки с вновь сформированным кодом следующии импульс поступает снова на синхронизирукщий вход сдвигового регистра 70. Блок 71 выбора шага фор 40 мирует координаты следующей соседней ячейки. Данная операция продолжается в случае отсутствия нулевой информации на управляющем входе триггера 77, до перебора всех четырех возможных 45 комбинаций координат соседних ячеек.

При поступлении пятого импульса на синхронизирующий вход сдвигового регистра 70 единичный уровень появляется на его пятом выходе, являющемся 50 выходом переполнения. Этот уровень через первый выход счетного блока 53-1 поступает на второй вход элемента

ИЛИ 51 (Фиг. 4) . Единичный уровень на выходе последнего переключает эле- 55 менты И 48 и 49, что приводит к дальнейшему счету .счетчиками 54 и 55.

Первый же импульс, прошедший на выход элемента И 48, поступает через, установочный вход счетного блока 53-1 на вход сброса сдвигового регистра 70, По заднему фронту происходит его обнуление. На всех выходах будет нулевой сигнал.

При появлении нулевой информации на управляющем входе триггера 77 во время работы регистра 70 (фиг. 6) на выходе триггера 77 формируется нулевой уровень. Это приводит к появлению нулевого сигнала на выходе элемента

ИЛИ 75 и переключению элементов И 72 и 73. Следующий синхронизирующий импульс следует в следу,лций (соседний более старший) очетный блок из группы 53. В данном счетном блоке (в нашем примере .53-1) остается неизменным код сформированной новой координаты, соседний коду, поступившему на его первый и второй отдельные адресные входы.

Работа следующих счетных блоков

53-2,...,53-N не отличается от работы блока 53- 1 за исключением необходимости контроля возможного формирования кода новой координаты в какомнибудь счетном блоке из группы 53, уже сформированной в более младших счетных блоках 53 или в счетчиках

54 и 55. Для учета такой возможной ситуации, в каждом счетном блоке из группы 53 служит блок 76 анализа (фиг . 9) °

В блоке 76 анализа производится сравнение кода. вновь сформированной координаты блоком 71 выбора шага с каждым имеющимся кодом из младших счетных блоков из группы 53, кроме непосредственно примыкающего к нему с младшей строки (на фиг, 4 справа), и кодом со счетчиком 54 и 55. Данное сравнение происходит в первой 102 и второй 103 группах цифровых компараторов. Если хотя бы одна из ранее сформированных координат в любом более младшем счетном блоке из группы 53 или код координаты на счетчиках 54 и 55 совпадает, то на выходах соответствующих пар цифровых компараторов из первой 102 и второй 103 групп будут единичные уровни. Через элемент И из группы 104 и элемент

ИЛИ 105 они поступают на управляющий вход D-триггера 1Об. Прием информации в последний записывается по заднему фронту синхронизирующего импуль24

23

1553997 са, т. е., если будет совпадение кодов, то независимо от прочих условий в следующем такте будет изменяться состояние на выходах сдвигового регистра 70 данного счетного блока из

5 группы 53.

Для достижения надежной работы устройства при возможном формировании нулевых кодов на одном из адресных ходов блока 7 памяти со стороны блоа 27 распознавания в ячейки памяти запоминающих элементов иэ группы 43 (фиг. 3), расположенные по "краям", т.е. имеющим одну или, возможно, обе

Координаты, равные нулю,. жестко записана единичная информация. Последняя ,не может быть изменена обращением во

1 время записи в блок 7 памяти со сто роны компаратора 9 и первого 5 и вто- 2р рого 6 с ч ет чи ко в .

Рассмотрим эа ключит ель ную часть работы блока 27 распознавания. Если за время его работы не появляется ни одного импульса на втором выходе пос 25 леднего 53-N счетного блока, то триггеры 58 и 59, предварительно обнуленные, не изменяют своего состояния. На выходе элемента И 60, являющегося третьим выходом как блока 27 распознава- щ ния, так и самого устройства, есть единичный уровень, означающий, что ,распознавания образа не произошло. Это может случит ься при очень малом числе, записанном в пеРвый регистр 10 З5 когда мы ищем очень близкое соответствие между вторым опорным сигналом и участком первого опорного сигнала. Не обходимо увеличит ь содержимое ука эа нного регистра и повторить работу устройства заново. К данному же результату может привести и очень большое количество данных во втором опорном сигнале, когда требуется большое время обработки. Общим индикатором окон- 45 чания работы устройства служит появление сигнала на выходе переполнения счетчика 55, что приводит к сбросу триггера 46 и остановке генератора 47.

Если на втором выходе последнего счетного блока 53-Я появляется всего лишь один импульс за время работы устройства, то единичный уровень есть только на выходе триггера 58 и соответственно на первом информационном выходе ка к блока 27 распозна ва ния, так и на одноименном выходе всего устройст ва . Ука за нный импульс не только переключает триггер 58 и взводит тригrep 57, но и записывает в регистр 56 коды координат с выходов счетчиков

54 и 55, являющиеся искомыми, Выходы регистра 56 являются адресными выходами всего устройства, с которых можно считать искомую координату.

Для полного перебора, для возможного случая появления второй опознанной ситуации, единичное напряжение с выхода триггера 57 подается на третий вход последнего счетного блока 53-N, продолжая его работу. При этом импульс с третьего выхода блока 53-N сбрасывает триггер 57.

Если в результате дальнейшей,paáoты устройства появляется еще один или несколько импульсов на втором выходе счетного блока 53-N, триггер 58 переключается в нулевое состояние, а отрицательным фронтом с его выхода взводится триггер 59. Единичный уровень с его выхода поступает íà BTO рой информационный выход устройства, сигнализируя о том, что произошло ошибочное определение искомых координат.

В этом случае необходимо уменьшить содержимое первого регистра 10 и повторить работу устройства. Данную операцию необходимо провести до появления сигнала только на первом информационном выходе устройства.

Технико-экономическим преимуществом данного изобретения перед прототипом является систематизация сбора информации до ее практически полного анализа. При этом не отбрасываются любые, сколь угодно случайно расположенные варианты распознаваемого образа. Это приводит к повышению точности и надежности работы устройства, Кроме того, возможна оперативная корректировка порогового значения при сравнении первого и второго опорных сигналов. ф о р м у л а и з о б р е т ения

1, Устройство для выделения признаков изображений, содержащее блок управления, первый и второй установочные входы которого являются первым и вторым входами установки устройства, первый выход которого подключен к входу установки триггера, а второй выход - к его статическому входу установки в "0", динамический вход установки в "0" которого соеди25

1553991.нен с выходом формирователя, а выход подключен к синхронизирующему входу записи первого блока памяти, первый и второй адресные входы которого под5 ключе ны к выходам первого и второго счетчика непосредственно, а первый и второй адресные входы второго блока памяти - через первый блок ключей соответственно, управляющий вход которо-10 го соединен с третьим выходом блока управления, четвертый выход которого соединен со счетным входом первого счетчика, выход переполнения которого соединен со счетным входом второго 15 счетчика, выход переполнения которого подключен к третьему установочному входу блока управления, первый вход компаратора подключен к выходу первого регистра, второй вход — к выходу сумматора, первый вход которого подключен к выходу первого блока памяти, а выход — к информационному входу второго блока памяти, датчик изображений через усилитель подключен к входу ана-25 лого-цифрового преобразователя, о тл и ч а ю щ е е с я тем, что, с целью повышения точности, оно содержит

Ьлок перемещения, второй, третий и четвертый блоки ключей, элемент ИЛИ, gp третий счетчик, дешифратор, первую и вторую группы элементов И, группу регистров, группу ключей, блок элементов ИЛИ и блок распознавания, причем четыре входа второго блока ключей являются третьим-шестым установочными входами устройства, а его выходы подключены к четырем информационным входам блока перемещения и четырем входам элемента ИЛИ соответственно, 4р пятый выход блока управления подключен к входу установки в "О" третьего счетчика, пятый вход элемента ИЛИ подключен к шестому выходу блока управления, а выход соединен с первым ин- 45 формационным входом блока управления, со счетным входом третьего счетчика и с пятым информационным входом блока перемещения, шестой информационный

Вход KoTop0I подключен K четвертому .50 выходу блока управления, а седьмой информационный вход вместе с управляющим входом третьего ключа соединены с седьмым выходом блока управления, первый и второй адресные входы блока

S5 перемещения подключены к выходам пер" ваго и второго счетчиков соответственно, первый выход связан с датчиком, а второй выход соединен с формирователем и входом управления аналого-цифрового преобразователя, выходы которого подключены к информационным входам первого блока памяти через третий

Ьлок ключей, а к информационным входам всех регистров из группы - через четвертый Ьлок ключей, управляющий вход которого вместе с управляющим входом второго блока ключей и первыми входами первой группы элементов И соединен с восьмым выходом блока управленияя, выход каждого элемента И первой группы соединен с управляющими-входами соответствующих регистров из группы, выходы которых соединены с входами соответствующих ключей из группы, выходы которых соединены с входами блока элементов ИЛИ, выходы которого подключены к второму входу сумматора, девятый выход блока управления подключен ко всем первым входам элементов И из второй группы, а десятый выход - к стробирующему входу дешифратора, подключенного к выхо- ду третьего счетчика, первый и второй выходы переполнения которого соединены с вторым и третьим информационными входами блока управления, управляющий вход каждого ключа из группы вместе с вторыми входами соответствующих элементов И из первой и второй групп подключены к соответствующим выходам дешифратора, синхронизирующие входы второго блока памяти соединены с выходами элементов И второй группы, информационные выходы второго блока памяти подключены к группе информационных входов блока распознавания, первая и вторая группы адресных выходов которого подключены к первой и второй группам адресных входов блока памяти, а управляющий вход соединен с третьим выходом блока управления, выход триггера соединен с седьмым информационным входом блока управления, информационные и адресные выходы Ьло ка ра с поз на ва ния я вляются соответствующими выходами устройства, 1

-2. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что блок управления содержит три элемента И, четыре триггера, два генератора импульсов, три элемента ИЛИ, элемент задержки и два формирователя, причем установочный вход первого триггера яв" ляется первым установочным входом управления, вход сброса объединен с пер27

1553997

28 вым входом первого элемента И и является третьим установочным входом блока управления, а выход соединен с входом первого генератора импульсов и первым входом первого элемента ИЛИ, выход первого генератора импульсов, являясь первым выходом блока управления,подключен к первому входу второго элемента ИЛИ, выход которого 0 .является четвертым выходом блока управления, второй вход первого элемента И совместно с входом установки второго триггера и входом запрета пер вого формирователя подключены к выхо- g ду третьего триггера и являются вторым выходом блока управления, вход т установки третьего триггера является вторым информационным входом блока управления, а вход сброса вместе с 20 третьим входом первого элемента И, входом второго генератора импульсов . и первыми входами второго элемента

И и третьего элемента ИЛИ подключены к выходу четвертого триггера и являются третьим выходом блока управления, вход первого формирователя совместно с первым входом третьего элемента И и входом установки четвертого триггера подключены к выходу 30, второго триггера и являются восьмым, выходом блока управления, вход сброса !, второго триггера подключен к выходу, третьего элемента И, второй вход ко", торого соединен с вторыми входами вто- 5 рого элемента И, третьего элемента

ИЛИ и выходом элемента задержки, вход которого является .первым информацион1 ным входом блока упра вления, трет ьи входы третьего и второго элементов И 40 являются соответственно вторым и третьим информационными входами блока упра вления, выход второго элемента И подключен к входу сброса четвертого триггера, выход первого элемента ИЛИ 45 является седьмым выходом блока управления, а его второй вход - четвертым информационным входом блока управления, выход второго генератора импульсов является девятым выходом бло- у ка управления, выход третьего элемента ИЛИ является десятым выходом блока управления.

3. Устройство по и. 1, о т л и ч а ю щ е е с я тем, что второй блок у памяти состоит из группы запоминающих элементов, синхронизирующие входы которых являются синхронизирующими входами второго блока памяти, первые и вторые адресные входы подключены к выходам отдельных блоков элементов

ИЛИ из первой и второй групп соответственно, выходы являются информационными выходами второго блока памяти, а информационные входы соединены и являются информационным входом второго блока памяти, первые входы блоков элементов ИЛИ первой и второй групп являются соответственно первой и второй группой адресных входов, а вторые входы в первой и второй группе блоков элементов ИЛИ соединены и являются. первыми и вторыми отдельными адресными входами второго блока памяти.

4. Устройство по и. l, о т л и ч а ю щ е е с я тем, что блок распознавания состоит из группы счетных блоков, первого триггера, вход установки которого является входом запуска блока распознавания,а выход соединен с входом генератора импульсов, выход которого подключен к первым входам первого и второго элементов И, второй вход первого из них непосредственно, а второй вход второго — через инвертор соединены с выходом элемента ИЛИ, первый вход которого соединен с выходом второго триггера, управляющий вход которого является первым информационным входом блока распознавания из. группы, а синхронизирующий вход вместе с установочным входом первого счетного блока из группы и счетным входом первого счетчика соединены с выходом первого элемента И, выход переполнения первого счетчика подключен к счетному входу второго счетчика, выход переполнения котсрого заведен на вход сброса первого триггера, выход второго элемента И подключен к первому информационному входу первого счетного блока группы, первый выход которого подсоединен к второму входу элемента ИЛИ, информационный выход первого счетчика является первым из первой группы адресных выходов и подключен к первому отдельному адресному входу первого счетного блока и к первым адресным входам из первой группы от второго до последнего счетного блока, информационный выход второго счетчика является первым из второй группы адресных выходов и подключен к второму отдельному адресному входу первого счетного блока и к первым адресным входам из второй группы от второго до последнего счетного блока, 29

1553997 второй выход каждого предыдущего счетного блока соединен с первым информационным входом каждого последующего, третий выход - с установочным входом, а второй информационный .вход — с первым выходом соответственно, третий информационный вход каждого счетного блока является отдельным информационным входом из группы, первый и вторай адресные выходы каждого счетного блока являются отдельными выходами блока распознавания из первой и второй групп. адресных выходов и подключены к отдельным первому и второму адресным входам следующего счетного

Ьлока и к отдельным адресным входам из первой и втооой групп адресных входов последующих старших счетных бпоков, выходы первого и второго счетчи- 20 ков подключены также к первому и второму информационным входам регистра, выходы которого являются адресными выходами блока распознавания,а управляющий вход вместе с входом установки 2 третьего триггера и счетным входом четвертого триггера соединен с вторым выходом последнего счетного блока, третий выход которого подключен к входу сброса третьего триггера, вы- 30 ход которого соединен с третьим выходом последнего счетного блока, прямой выход четвертого триггера является первым информационным выходом блока распознавания и llopK @ eH K sxopg gc 35 тановки пятого триггера, прямой выход которого является вторым информационным выходом блока распознавания, инверсные выходы четвертого и пятого триггеров подключены к отдельным 40 входам третьего элемента И, выход которого является третьим информационным выходом Ьлока распознавания, вход сброса четвертого триггера соединен с инверсным выходом пятого триггера, 4

5. Устройство по и. 4, о т л и ч а ю щ е е с я тем, что счетный. блок содержит сдвиговый регистр, вход сброса которого является установочным входом счетного блока, первые четыре выхода подключены к отдельным управляющим входам Ьлока выбора шага, пятый выход является первым выходом счетного блока, первые входы первого и второго элементов И соединены и являются первым информационным входом счетного Ьлока, а выход первого элемента И - вторым выходом счетного блока, второй вход первого элемента

И через инвертор, а второй вход второго элемента И непосредственно под- ключены к выходу элемента ИЛИ, первый вход которого является вторым информационным входом счетного блока, второй вход соединен с выходом блока анализа, а третий вход подключен к выходу триггера, информационный вход которого является третьим информационным входом счетного блока,а счетный вход вместе с синхронизирующими входами сдвигового регистра и блока анализа соединен с выходом второго элемента И и является третьим выходом счетного

Ьлока, два адресных входа блока выбора шага являются отдельными адресными входами счетного блока, а его два выхода - первым и вторым адресными выходами счетного Ьлока и подключены к двум отдельным адресным входам блока анализа, первая и вторая группы адресных входов которого являются первой и второй группами адресных входов счетного блока. б. Устройство по и. 5, о т л и ч а ю щ е е с я тем, что блок выбора шага содержит первый и второй элементы N-ÍÅ, выходы которых соединены с синхронизирующими входами первого и второго регистров, выходы которых под" ключены к первой группе входов первого и второгоблока элементов ИЛИ соответственно, выходы которых являются первым и вторым адресными выходами

Ьлока выбора шага, информационные вхо" ды первого регистра и первого и второго преобразователей кодов объединены и являются первым адресным входом блока выбора шага, а информационные входы второго регистра и третьего и четвертого преобразователей кодов. также объединены и являются вторым адрес" ным входом блока выбора ша га, вторая, и третья группы входов первого блока элементов ИЛИ подключены к выходам первого и второго преобразователей кодов соответственно, синхронизирующие входы которых подключены к отдельным входам первого элемента ИЛИНЕ и являются первым и вторым управляющими входами блока выбора шага, вторая и третья группы входов второго блока элементов ИЛИ подключены к выходам третьего и четвертого преобразователей кодов соответственно, син" хронизирующие входы которых подключены к отдельным входам второго элемента ИЛИ-НЕ и являются третьим и чет31

1553997

32 вертым управляющими входами блока вы" бора шага.

Устройство по и. 5, о т л и ч а ю щ е е с я тем, что блок анализа состоит из первой и второй групп компараторов, первые входы каждой из которых объединены и являются первыми и вторыми отдельными адресными входами блока анализа соответственно, вторые входы первой и второй групп компараторов являются первой и второй адресными группами входов блока анализа соответственно, выходы соответствующих компараторов из отдельных 1 групп заведены на отдельные входы " элементов И из группы, выходы которых подключены на отдельные входы элемента ИЛИ, выход которого подключен к управляющему входу триггера, синхронизирующий вход которого является синхронизирующим входом блока анализа, а выход является выходом блока анализа.

8. Устройство по и. 1, о т л и - .25 ч а ю щ е е с я тем, что блок перемещения содержит блок анализа координат, ключ, пять элементов ИЛИ, ждущий мультивибратор и привод, причем выход последнего является первым выходом бло- 30 ка перемещения, а его четыре входа

1 соединены с выходами первых четырех элементов ИЛИ, первые входы которых являются первыми четырьмя входами

1 блока перемещения, а вторые входы через ключ подключены к четырем отдельным выходам блока анализа координат соответственнЬ, первые четыре входа пятого элемента ИЛИ подключены к отдельным выходам ключа, пятый вход 4g является пятым входом блока перемещения,а выход подключен к входу ждущего мультивибратора, выход которого является вторым выходом блока перемещения, синхронизирующий вход блока

I анализа координат и управляющий вход ключа является соответственно шестым и седьмым входами блока перемещения, первый и второй адресные входы блока анализа координат являются первым и вторым адресными входами блока перемещения.

9. Устройство по и. 8, о т л

IN а ю щ е е с я тем, что блок анализа координат состоит из первого и второго счетчиков, выходы которых соединены с первыми входами первого и второго компараторов, вторые входы которых подключены к выходам первого и второго регистров соответственно, синхронизирующие входы которых объединены и являются входом запуска блока анализа координат, а информационные входы - первыми и вторыми адресными входами блока анализа координат, первый и второй выходы первого и второго компараторов заведены соответственно на отдельные входы первого и второго элементов ИЛИ, выходы которых соединены с входами первого и второго генераторов импульсов, выход первого из которых соединен с первыми входами первого и второго элементов И, а выход второго - с первыми входами третьего и четвертого элементов И, вторые входы первого и второго элементов И соединены соответственно с первым и вторым выходами первого компаратора, а выходы, являющиеся первым и вторым выходами блока анализа координат, подключены к вычитающему и суммирующему входам первого счетчика, вторые входы третьего и четвертого элементов И соединены соответственно с первым и вторым выходами второго компаратора, а выходы, являющиеся третьим и четвертым выходами блока анализа координат, подключены к вычитающему и суммирующему входам второго счет чи ка .

1553997 у Ф

° е а е

Фиг 1

1553997

l55399?

1553997

1553997

1553997

Составитель А. Краснов

Техред А.Кравчук Корректор С. Ыекмар

Редактор К. Крупкина

Заказ 458 Тираж 561 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 191