Формирователь повторяющихся частотно-модулированных сигналов

Авторы патента:

H03C3 - Угловая модуляция (частотная или фазовая) (H03C 5/00, H03C 7/00 имеют преимущество)

Изобретение относится к радиотехнике и связи. Цель изобретения - повышение точности формирования выходных сигналов. Формирователь повторяющихся частотно-модулированных сигналов содержит сумматоры 1 и 13, ЦАП 2 и 7, интегрирующий усилитель 3, сглаживающий фильтр 4, блок 5 автоподстройки частоты, регулируемый усилитель 6, АЦП 8, дешифратор 9, коммутатор 10, блок 11 вычитания, регистр 12 памяти, блок 14 памяти, блок 15 вычисления разностей, цифровой интерполятор 16, блок 17 синхронизации и формирователь 18 адресных кодов. Цель достигается за счет устранения сигнала ошибки от регулярной помехи. Дана ил. выполнения блока 5 автоподстройки частоты. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„Я0„„1 555806

А1 (51)5 Н 03 С 3/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АBTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flQ ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4409390/24-09 (22) 14.04.88 (46) 07.04.90. Бюл. Р 13 (71) Всесоюзный заочный электротехнический институт связи (72) В.Н. Кочемасов, А,Д. Ревун и В.Ю. Шпилев (53) 621. 376 ° 32 (088. 8) (56) Кочемасов В.Н., Белов Л.А,, Оконешников В.С. Формирование сигналов с линейной частотной модуляцией. вЂ” М.: Радио и связь, 1983, с. 62-65.

Авторское свидетельство СССР

Р 1084940, кл. Н 03 В 23/00, 06. 01. 82. (54) ФОРМИРОВАТЕЛЬ ПОВТОРЯЮЩИХСЯ ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ

2 (57) Изобретение относится к радиотехнике и связи ° Цель изобретения повышение точности формирования выходных сигналов. Формирователь повторяющихся частотно-модулированных сигналов содержит сумматоры 1 и 13, ЦАП 2 и 7, интегрирующий усилитель 3, сглаживающий фильтр 4, блок 5 автоподстройки частоты, регулируемый усилитель 6, АЦП 8, дешифратор 9, коммутатор 10, блок 11 вычитания, регистр 12 памяти, блок 14 памяти, блок 15 вычисления разностей, цифровой интерполятор 16, блок 17 синхронизации и формирователь 18 адресных кодов. Цель достигается за счет устранения сигнала ошибки от регулярной помехи. Дана ил. выполнения блока 5 автоподстройки частоты. 2 ил.

3 1555806 4

Изобретение относится к радиотехнике и связи, измерительной технике и может быть использовано при испытайиях и исследованиях систем различного назначения.

Цель изобретения вЂ” повышение точности формирования выходных сигналов.

На фиг. 1 представлена структурная электрическая схема формирователя повторяющихся частотно-модулированных сигналов; на фиг. 2 вЂ” структурная электрическая схема блока автоподстройки частоты.

Формирователь повторяющихся час- 15 тотно-модулированных сигналов содержит первый сумматор 1, первый цифроаналоговый преобразователь (ЦАП)

2, интегрирующий усилитель 3, сглаживающий фильтр 4, блок 5 автопод- 20 стройки частоты, регулируемый усилитель 6, второй ЦАП 7, аналого-цифровой преобразователь (АЦП) 8, дешифратор 9, коммутатор 10, блок 11 вычитания, регистр 12 памяти, второи

25 сумматор 13, блок 14 памяти, блок 15 вычисления разностей, цифровой интерполятор 16> блок 17 синхронизации и формирователь 18 адресных кодов.

Блок 5 автоподстройки частоты соержит управляемый генератор 19, измеритель 20 отклонения от заданного закона, фильтр 21, сумматор 22 и генератор 23 модулирующего напряжения.

Формирователь повторяющихся частот3 . но-модулированных сигналов работает следующим образом.

Очередной цикл работы формирователя повторяющихся частотно-модулирован40 ных сигналов начинается после подачи установочных импульсов с выхода блока

17 синхронизации на соответствующие входы блоков 5 автоподстройки частоты интеГрирующеГО усилителя 3 лОГи 45 ческого анализатора 9 и формирователя

18 адресных кодов. Блок 17 синхронизации формирует также тактовые и счетные импульсы. С выхода блока 5 сигнал ошибки поступает на вход регулируемого

«50 усилителя 6, обеспечивающего минимальный коэффициент усиления, при котором динамический диапазон АЦП 8 согласован,с диапазоном ожидаемых уровней исходного сигнала ошибки. При этом

55 коммутатор 10 обеспечивает подключение выхода АЦП 8 к регистру 12 памяти и блоку 11 вычитания, в результате чего на выходе блока 11 вычитания формируется код разности поступившего и предыдущего отсчетов.

С выхода второго сумматора 13 коды разности записываются в блок 14 памяти, откуда по сигналам с формирователя 18 адресных кодов поступают в блок 15 вычисления разностей и далее на цифровой интерполятор 16, с выхода которого формируется последовательность кодов для компенсации регулярной помехи. С выхода первого сумматора 1 последовательность кодов преобразуется первым ЦАП 2 в ступенчатоизменяемое напряжение и после сглаживания интегрирующим усилителем 3 и сглаживающим фильтром 4 аналоговый сигнал компенсации регулярной помехи поступает на информационный вход блока 5 автоподстройки частоты. Управление регулируемым усилителем 6 и коммутатором 10 производится по сигналам с выхода дешифратора 9, который является дешифратором состояний АЦП 8, при этом последовательность управляющих кодов в аналоговую форму преобразуется вторым ЦАП 7. Наличие управляющих сигналов, позволяющих осуществлять контроль состояния АЦП 8, и совместная работа указанных блоков с блоком 11 вычиТания и позволяют повысить точность выходных сигналов. Блок 5 автоподстройки частоты содержит непосредственно тракт автоподстройки частоты частотно-модулированных сигналов, например линейно частотномодулированных сигналов, который включает управляемый напряжением генератор 19, выход которого является выходом повторяющихся частотномодулированных сигналов, а также фильтр 2I сумматор 22 и измеритель

20. В состав блока 5 входит также подключенный к второму входу сумматора 22 генератор модулирующего напряжения, для линейного частотномодулированного сигнала он является, генератором пилообразного напряжения.

Измеритель 20 представляет собой блок дискретизации частотно-модулированного сигнала тактовыми импульсами в моменты перехода через нуль. При наличии отклонения от заданного закона на выходе измерителя 20 имеет место сигнал ошибки от регулярной помехи, устранение которой обеспечивается работой формирователя повторяющихся частотно-модулированных сигналов.

Ю CkdkC7 17 бУ Клгму $

5 15558

Формула изобретения

Формирователь повторяющихся частотно-модулированных сигналов, содержа5 щий последовательна подключенные первый сумматор и первый цифроаналоговый преобразователь, последовательно подключенные второй сумматор, блок памяти, блок вычисления разностей и цифровой интерполятор, блок синхронизации, формирователь адресных кодов, аналого-цифровой преобразователь, последовательно подключенные сглаживающий фильтр и блок автоподстройки частоты, причем установочный выход блока синхронизации подключен к установочным входам блока автоподстройки частоты и формирователя адресных кодов, тактовый выход блока синхронизации подключен к тактовым входам блока автоподстройки частоты, формирователя адресных кодов и цифрового интерполятора, счетный выход блока синхронизации подключен к счет- 25 ному входу цифрового интерполятора, выход формирователя адресных кодов подключен к адресному входу блока памяти, первый информационный выход блока памяти подключен к первым информационным входам первого и второго сумматоров, выход цифрового интерполятора подключен к второму информационному входу первого сумматора, 1

06 ь отличающий с, тем, что, с целью повышения точности формирования выходных сигналов, введены последовательно подключенные дешифратор, коммутатор, регистр памяти,и блок вычитания, последова- ельно подключенные второй цифроаналоговый преобразователь и регулируемый усилитель, интегрирующий усилитель, причем выход интегрирующего усилителя подключен к входу фильтра, информационный вход регулируемого усилителя подключен к выходу блока автоподстройки частоты, информационный вход интегрирующего усилителя подключен к выходу первого цифроаналогового преобразователя, выход регулируемого усилителя подключен к входу аналого-цифрового преобразователя, установочные входы интегрирующего усилителя и дешифратора подключены к установочному выходу блока синхронизации, информационные входы коммутатора и дешифратора подключены к выходу аналого-цифрового преобразователя, выход дешифратора подключен к входу второго цифроаналогового преобразователя, тактовые входы дешифратора и регистра памяти подключены к тактовому выходу блока синхронизации, а выход коммутатора подключен к входу блока вычитания, выход которого подключен к второму информационному входу второго сумматора.