Устройство для измерения искажения длительности импульсов

 

Изобретение относится к измерительной технике и может быть использовано в устройствах для определения искажений телеграфного сигнала. Целью изобретения является расширение функциональных возможностей путем поиска максимальных искажений длительности импульсов. Цель достигается введением в устройство для измерения искажений длительности импульсов элементов И 6,7, триггеров 8,11, элемента ЗИ-ЗИ-ИЛИ 10 и реверсивного регистра 9 сдвига. Устройство содержит также формирователь 1, генератор 2 опорной частоты, элемент И 3, триггер 4, делитель частоты 5, блок 13 сравнения кодов, блок 13 памяти, индикатор 14, счетчик 15 и входную шину 16. 4 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5 1) 5 G 04 Р 10/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСН0МУ СВИДЕТЕЛЬСТВУ

Фие.1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И OTHPblTHRM

ПРИ ГННТ СССР (21) 4361051/24-21 (22) 07. 01. 88 (46) 23.04,90. Бюл. И 15 (72) И.И.Булгаков и Г.В,Паладьев (53) 681.325. 3(088.8) (56) Авторское свидетельство СССР

II 508953, кл. Н 04 L 11/08, 1975.

Авторское свидетельство СССР

У 516187, кл. Н 03 К 5/20, 1976. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ HCKNNEНИЯ ДЛИТЕЛЬНОСТИ ИМПУЛЬСОВ (57) Изобретение относится к измерительной технике и может быть использовано в устройствах для определения искажений телеграфного сигнала.

„„В0„„1559327 А

Целью изобретения является расширение функциональных возможностей путем поиска максимальных искажений длительности импульсов. Цель достигается введением в устройство для измерения искажений длительности импульсов элементов И 6, 7, триггеров 8, 11, элемента ЗИ-ЗИ-ИЛИ 10 и ревер сивного регистра 9 сдвига. Устройство содержит. также формирователь 1, генератор 2 опорной частоты, элемент

N 3, триггер 4, делитель частоты 5, блок 13 сравнения кодов, блок 13 памяти, индикатор 14, счетчик 15и вход ную шину 16. 4 ил.

1559327

Изобретение относится к измери-, тельной технике и может быть использовано в автоматизированных системах для определения максимальных искажений длительностей импульсов в сериях телеграфных посылок.

Цель изобретения †.повьппение точности измерения искажения длительности импульсов. 1О

На фиг. I приведена структурная схема устройства; на фиг.2 — временная диаграмма его работы! на фиг.3— схема формирователя; на фиг.4 - схема блока сравнения кодов. f5

Устройство содержит формирователь

1, генератор 2 опорной частоты, элемент И 3, триггер 4, делитель 5 частоты, элементы И 6 и 7, триггер 8, реверсивный регистр 9 сдвига, элемент 20

ЗИ-ЗИ-ИЛИ 10, триггер 11, блок 12. сравнения кодов, блок !3 памяти, индикатор 14, счетчик 15 и входную шину 16.

Входная шина 16 соединена с пер- 25 вым входом формирователя 1, а выход генератора 2 опорной частоты подключен к первому входу элемента И 3, .второй вход которого соединен с прямым выходом триггера 4, а выход под- 30 ключен к входу делителя 5 частоты..

Первая и вторая группы информационных выходов блока 13 памяти соединены соответственно с первой и второй группой информационных входов блока 12 сравнения кодов и входом индикатора.

Выход генератора 2 опорной часто ты соединен с вторым входом формирователя 1, первый выход которого под- 40 ключен к единичному входу триггера

4, входу обнуления делителя 5 частоты, первому единичному входу триг" гера 8, единичному входу триггера

11 и входу установки реверсивного 45 регистра 9 сдвига, Второй выход формирователя 1 соединен с нулевь1м входом триггера

4, входами опроса блока 12 сравнения кодов и блока 13 памяти и с счетным входом счетчика 15, выход которого подключен к входу обнуления блока

13 памяти, информационные входы которого соединены с группой информационных выходов и первым и вторым выходами результата сравнения блока 12 сравнения кодов, третья группа информационных входов которого подключена к информационным выходам реверсивноro регистра 9 сдвига, выходы первого и n-ro разрядов которого соединены с первыми входами соответственно первого и второго элементов И элемента

ЗИ-ЗИ-ИЛИ 10 вторые входы которых объединены и подключены к тактовому входу реверсивного регистра 9 сдвига и выходу элемента И 6, первый вход которого соединен с выходом делителя

5 частоты и первым входом элемента

И 7, а второй вход элемента И 6 подключен к прямому выходу триггера 8, второй единичный вход которого соединен с тактовым входом триггера 11 и выходом элемента И 7, второй вход которого подключен к инверсному выходу триггера 8, нулевой вход которого соединен с выходом элемента ЗИ-ЗИ-ИЛИ

10, причем третий вход второго элемента И элемента ЗИ-ЗИ-ИЛИ 10 подключен к входу управления реверсивного регистра 9 сдвига и прямому выходу триггера 11, инверсный выход которого соединен с третьим входом первого элемента И элемента ЗИ-ЗИ-ИЛИ 10 и входом выбора режима блока 12 сравнения кодов, Блок сравнения 12 кодов (фиг.4) содержит преобразователь 17 кода, цифровой компаратор 18, три группы информационных входов, группу информационных выходов, вход выбора режима, вход опроса и два выхода результатов сравнения.

Первая и вторая группы информационных входов соединены соответственно с первой и второй группами информационных входов цифрового компаратора 18, третья. группа информационных, входов которого подключена к гоуппе информационных выходов блока 12 сравнения кодов и информационным выходом преобразователя 17 кода, информационные входы которого соединены с третьей группой информационных входов блока сравнения кодов, вход опроса которого подключен к тактовому входу преобразователя 17 кода, а вход выбора режима соединен с прямым и инверсным входами выбора режима цифрового компаратора 18,первый и второй выходы результата сравнения которого подключены соответственно к первому и второму выходам результата сравнения кодов.

Формирователь (фиг. 3) содержит фильтр 19 низкой частоты, усилительограничитель 20, регистр 21 сдвига, 35

5 15 два элемента И 22 и 23, первый и второй входы и первый и второй выходы, Первый вход формирователя соединен с входом фильтра 19 низкой частоты, выход которого через усилительограничитель 20 подключен к информационному входу регистра 21 сдвига„ тактовый вход которого соединен с вторым входом формирователя и первыми входами элементов И 22 и 23, Первый выход регистра 21 сдвига соединен с вторым входом элемента

И 23 напрямую и с вторым инверсным входом элемента И 22, а второй выход регистра подключен к третьему входу элемента И 22 напрямую и к третьему инверсному входу элемента

И 23, а выходы элементов И 22 и 23 соединены соответственно с вторым и первым выходами формирователя.

Устройство работает следующим образом.

В исходном состоянии обнулены триггер 4, счетчик 15 и блок 13 памяти. Входной сигнал (фиг,2а) поступает на первый вход формирователя 1, на второй вход которого подаются импульсы с выхода генератора 2 опорной частоты, B формирователе 1 осуществляется устранение дроблений и импульсных псмех входного сигнала, временная привязка импульсов входнбго сигнала к импульсам генератора опорной частоты, период следования которых много меньше длительности элементарной посылки входного сигнала и формирование импульсов, соответствующих передним и задним фронтам посылок входного сигнала.

Входной сигнал поступает на вход фильтра 19 низкой частоты, который устраняет дробления входного сигнала и импульсные помехи, воздействующие на входной сигнал, В усилителе-ограничителе 20 осуществляется преобразование выходного сигнала фильтра 19 в прямоугольные импульсы нормированного уровня, которые поступают на информационных вход регистра 21 сдвига, выполненного в виде двухразрядного регистра, и продвигаются по его разрядам под действием импульсов генератора 2 опорной частоты, поступающих на его тактовый вход.

На выходе элемента И 23 формируются импульсы, соответствующие перед59327 6 нему фронту входного сигнала (фиг.2б), а на выходе элемента И 22 — заднему фронту (фиг.2в) .

Импульсы, соответствующие перед5 нему фронту входно го си гнала, переключают триггеры 4„8 и 11 в единичное состояние и устанавливают в исходное состояние делитель 5 частоты и реверсивный регистр 9 сдвига.

Причем все разряды делителя 5 частоты и реверсивного регистра 9 сдвига устанавливают в нулевое состояние, кроме первого разряда реверсивного регистра 9 сдвига, который устанавливается в единичное состояние.

Выходной сигнал триггера 4 (фиг.2г) отпирает элемент И 3, разрешая прохождение импульсов с выхода генерато20 ра 2 опорной частоты на вход делителя

5 частоты> с выхода которого импульсы через отпертый сигналом с прямого выхода триггера 8 элемент И 6 поступают на тактовый. вход реверсивного

25 регистра 9 сдвига. При этом коэффициент деления делителя 5 частоты выбирается таким, чтобы выполнялось соотношение л а

К

30 2п где К вЂ” коэффициент деления частоты; — длительность элементарной посылки входного сигнала;

Й д — частота выходного напряжения генератора 2 опорной частопри ем 1 оо < о

n " число разрядов реверсивного регистра 9 сдвига.

Максимальные искажения длительности входных импульсов, измеряемые устройством, составляют +507,. Так, например, если длительность входного сигнала

= 1,5"„ то устройство зафиксирует искажения на +50X. Если длительность входного сигнала

1", = 1,51 С то устройство отнесет такую посылку

50 к разряду двухкратных по длительности и зафиксирует искажение -497..

Разрядность регистра 9 сдвига выбирается из условия, чтобы один дискрет квантования длительности входного сигнала соответствовал ис кажению длительности посылки на 17., так как максимальные искажения телеграфных сигналов не должны превьппать

+50 . В противном случае сигнал от1559327 носится к другому разряду длительности. Тяк, например, ири приеме двухкратной посылки, искажения которой достигают 51Z (и выше), т.е.

1,5 с или, 2,5 „ устройство в первом случае отнесет принятую посылку в разряд однократных и зафиксирует результат искажения л л

+ / / 100K% о а во втором случае принятая посылка будет отнесена в разряд трехкратных и будет зяфиксирован результат иска15 ше му.

При появлении логической единицы ня выходе первого разряда регистра на выходе .iëeìåíra ЗИ-ЗИ-ИЛИ 10 вновь сформируется сигнал, который переключит триг гер 8 в нулевое состояние, которое с. хряняется да появления импульса пя выхопе злемев) à И 7 кото55 жения л и 0

/ — --/ 1007. 0

Пои поступлении импульсов на тактовый вход реверсивного регистра 9 сдвига логическая "1", записанная в первом рязряде, смещается по разрядам регистра (фиг.2д) в прямом няпрявлении, чяк кяк ня его управляющем входе присутствует сигнал логи- 25 ческой единицы, поступающий с прямого выхода триггера 1.1. При появлении, логической единицы в и-м разряде реверсивного регистра 9 сдвига на выходе элемента ЗИ-ЗИ-И1И 10 формируется импульс, который переключает триггер 8 в нулевое состояние, который запирает элемент И б и отпирает элемент И 7, Очередной импульс с выхода делителя 5 частоты, через отпертый элемент И 7 (фиг.2е) устанавливает триггер 8 вновь в единичное состояние, а триггер 11 по тактовому входу переключается в нулевое состояние, сигналы прямого и инверсного выходов которого изменяют режим работы реверсивного регистра 9 сдвига на обратный сдвиг и переключают блок 12 сравнения кодов в режим поиска посылок с минимальной длительностью

45 (т. е. с максимальными искажениями отрицательного зиякя) . Затем на протяжении п тактов работы реверсивного регистра 9 сдвига логическая единица продвигается по его разрядам в наэО правлении от старшего разряда к младрый переключает триггеры 8 и 11 в единичное состояние.

При этом блок 12 сравнения кодов вновь возвратится в режим поиска посылок с максимальной длительностью (т. е. с максимальными искажениями положительного знака), а режим работы реверсивного регистра 9 сдвига изменится на противоположный.

При появлении заднего фронта входного сигнала на втором выходе формирователя 1 появляется сигнал, который переключает триггер 4 в нулевое состояние, запрещая прохождение импульсов с выхода генератора 2 опорной частоты через элемент И 3 на вход делителя 5 частоты, Кроме того, этот сигнал дает разрешение блоку 12 сравнения кодов провести сравнение числа, хранящегося в данный момент в блоке 13 памяти с числом, зафиксированным в реверсивном регистре 9 сдвига с учетом знака искажения, который определяет выходной сигнал триггера 11 и записывает результат сравнения двух чисел в блок 13 памяти, стирая, при необходимости, предыдущий результат измерения. Результат измерения величины искажения, хранящийся в блоке 13 памяти, отображается на индикаторе

14.

Сигнал с второго выхода формирователя 1 поступает на вход счетчика 15, емкость которого определяет базу анализа, т.е. число измерений, Сигнал с выхода переполнения счетчика 15 устанавливает блок 13 памяти в исходное состояние, и цикл измерения повторяется.

Принцип работы блока 12 сравнения кодов заключается в следующем.

Выходные сигналы каждого из разрядов реверсивного регистра 9 сдвига поступают на информационные входы

1-и преобразователя кода 17, преобразующего и-разрядный позиционный код в m разрядный двоичный код в момент действия сигнала пОпрос" на тактовом входе преобразователя, Выходные коды преобразователя поступают на группу A информационных входов цифрового компярятора 18 и на информационные входы блока 13 памяти. На группы. информационных входов

В и С цифрового компяряторя поступают коды с информационных выходов блока 13 памяти, 1559 327

Блок 13 памяти может быть выполнен в виде двух регистров, обеспечивающих хранение и перезапись информации, Цифровой компаратор 18 осуществля5 ет сравнение двух чисел текущего значения числа, характеризующего искажение входного сигнала, поступающего с преобразователя кода 17 (вход А) с одним из чисел В или С, поступающих 10 на входы компаратора с информационных выходов блока 13 памяти, по принципу А - В или А С.

Конкретное число сравнения определяется уровнем сигнала, поступаю- 15 щего с инверсного выхода триггера 11 на вход выбора режима блока 12 сравнения кода и характеризующего знак искажения посылки входного сигнала устройства. 20

В момент поступления импульса

"Опрос" (фиг,2в) с выхода формирователя 1 блок 13 памяти может находиться в исходном (нулевом) состоянии, 25 а выходной сигнал, например пятого разряда реверсивного регистра 9 сдвига (фиг,2д), совпал с сигналом

"Опрос".

При этом на выходе преобразователя

l7 кода формируется код числа,.соот.ветствующего положительному искажению входного сигнала "+5X", (На инверсном выходе триггера 11 установлен .единичный уровень), В этом случае на выходе А . В цифрового компаратора 18 .в результате превышения числом

А числа В, хранящегося в блоке 13 памяти (в исходном состоянии В=О), 40 формируется импульс, соответствующий тому что число, поступившее с выхода преобразователя 17 кода ("А") больше положительноro числа, хранящегося в данный момент времени в блоке 13 памяти (В). При одновременном поступлении этого сигнала и сигнала

"Опрос" на информационные входы блока 13 памяти, в последнем осуществляется запись величины числа "А" с одновременным стиранием предыдущего числа "В". Если при дальнейших измерениях посылок входного сигнала величина положительных искажений будет меньше "+5X" т.е. (А -. В), то состояние блока 13 памяти остается без

55 изменения, а изменение его состояния возможно только в том случае, когда величина положительных искажений превысит величину "+57." (т,е. будет.

А) В).

Если . искажения посылок входного сигнала имеют отрицательный знак, то в цифровом компараторе 18 сравнивается текущее значение числа "А" и числом "С", хранящимся в блоке 13 памяти.

Алгоритм сравнения чисел и поиск величины ./А/ ) /С/ аналогичен описанному.

В блоке )2 сравнения кодов осуществляется сравнение двух чисел и поиск числа, соответствующего величине максимального искажения входного сигнала, При этом максимальному искажению, имеющему отрицательный знак, соответствует минимальная длительность входного сигнала, а максимальному искажению с положительным знаком соответствует максимальная длительность входного сигнала, Определение максимальных искажений осуществляется по отношению к длительности элементарной посылки независимо от кратности посылок телеграфного сигнала, поступающего на вход устройства в соответствии с зависимостью и л, 3= -" „ 100Х, <о где — величина искажения посылки в 7..

Введение в известное устройство элементов И б и 7, триггеров 8 и 11, элемента ЗИ-ЗИ-ИЛИ 10, реверсивного регистра 9 сдвига и соответствующее выполнение блока 12 сравнения кодов позволяет измерять посылки любой кратности с искажениями любого знака.

Формула изобретения

1. Устройство для измерения искажения длительности импульсов, содержащее формирователь,.генератор опорной частоты, элемент И, триггер, делитель частоты, блок сравнения кодов, блок памяти, индикатор, счетчик и входную шину, подключенную к первому входу формирователя, причем выход генератора опорной частоты соединен с первым входом первого элемента И, второй вход которого соединен с прямым выходом первого триггера, а выход подключен к входу делителя частоты, первая и вторая группы информационных

1559327

12 выходов блока памяти соединены с первой и второй группами информационных входов блока сравнения кодов и входом индикатора, о т л и ч а ю щ е е с я тем, что, с целью повышения точности

5 измерения искажения длительности импульсов, в него дополнительно введены два триггера,. два элемента И, элемент ЗИ-ЗИ-ИЛИ и реверсивный регистр

10 сдвига, причем выход генератора опорной частоты соединен с вторым входом формирователя, первый выход которого подключен к единичному входу первого триггера, входу обнуления делителя частоты, первому единичному входу второго триггера, единичному входу третьего триггера и входу установки реверсивного регистра сдвига, второй выход формирователя соединен с нуле20 вым входом первого триггера, входами опроса блока сравнения кодов и блока памяти и со счетным входом счетчика, выход которого подключен к входу обнуления блока намяти, информационные 25 входы которого соединены с группой информационных выходов и пЕрвым и вторым выходами результата сравнения блока сравнения кодов, третья группа информационных входов которо" го подключена к информационным выхо дам реверсивного регистра сдвига, выходы первого и и-го разрядов которого соединены с первыми входами соответственно первого и второго элементов И элемента ЗИ-ЗИ-ИЛИ, вторые

35 входы которых объединены и подключены к тактовому входу реверсивного регистра сдвига и выходу второго элемента И, первый вход которого соединен с выходом делителя частоты и первым входом третьего элемента И, а второй вход второго элемента И подключен к прямому выходу второго триггера, второй единичный вход кото- 45 рого соединен с тактовым входом третьего триггера и выходом третьего элемента И, второй вход которого подключен к инверсному выходу второго триггера, нулевой вход которого соединен с выходом элемента ЗИ-ЗИ-ИЛИ

1 причем третий вход второго элемента

И элемента ЗИ-ЗИ-ИЛИ подключен к входу управления реверсивного регистра сдвига и прямому выходу третьего триггера, инверсный выход которого соединен с третьим входом пЕрвого элемента И элемента ЗИ-ЗИ-ИЛИ и входом выбора режима блока сравнения кодов, 2.Устройство по и,1, о т л и ч а ю щ е е с я тем, что блок сравнения кодов содержит преобразовател кода, цифровой компаратор, три груп пы информационных входов, группу информационных выходов, вход выбора режима, вход опроса и два выхода результатов сравнения, причем первая и вторая группы информационных входов соединены соответственно с первой и второй группами информапионйых входов цифрового компаратора, третья группа информационных входов которого подключена к группе информационных выходов блока сравнения кодов и информационным выходам преобразователя кода, информационные входы которого соединены с третьей группой информационных входог блока сравнения кодов, вход опроса которого подключен к тактовому входу преобразователя кода, а вход выбора режима соединен с прямым и.инверсным входами выбора режима цифрового компаратора, первый и второй выходы результата сравнения которого подключены соответ< твенно к первому и второму выходам результата сравнения блока сравнения кодов.

1559 327

Составитель Ю.Шишкин

Техред А.Кравчук Корректор С.Шевкун

Редактор С, Петрушева

Заказ 837 Тираж 350 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д, 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101