Управляемый формирователь пачек импульсов

 

Изобретение относится к импульсной технике и может быть использовано в измерительной и вычислительной технике. Цель изобретения - расширение функциональных возможностей достигается путем обеспечения режимов деления частоты входных импульсов на K<SB POS="POST">дел</SB>=N+1 при параллельной и последовательной записи кода N. Формирователь содержит дешифратор 1, первый и второй реверсивные счетчики 2 и 3, первый и второй коммутаторы 4 и 5, триггер 6, первый, второй, третий, четвертый и пятый элементы И 7 - 11, выходную шину 12 устройства, инвертор 13, элемент ИЛИ 14, трехвходовой элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, шины ввода последовательного кода K<SB POS="POST">дел</SB>, ввода параллельного кода K<SB POS="POST">дел</SB>, режима работы, ввода параллельного кода M импульсов в пачке, разрешения работы 16 - 20 и входную шину 21 устройства. 5 ил.

союз советских соцюлистичксиих

РЕСПУБЛИК

А1 (gj)< Н 03 К 3/64

Ф (ЮЯ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И A BTOPCHGMV СВИДЕТЕЛЬСТВУ

ГОсудАРстненный иомитет

ПО ИЗОБРКТКНИЯМ И ОТН1 1=1ТИЛМ

П1 И ГННТ ССа (21) 4326417/24-21 (22) 12. 11.87 (46) 23,04,90. Бюл, У 15 (72) А, В, Горбунов (53) 621,374,4 (088,8) (56) Авторское свидетельство СССР

К - 210208, кл, Н 03 К 3/64, 20,04,86, Авторское свидетельство СССР

1 - 834847, .кл, Н 03 К 3/64, 09,07,79. (54) УПРАВЛЯЕМЫЙ ФОРМИРОВАТЕЛЬ ПАЧЕК

ИМПУЛЬСОВ (57) Изобретение относится к импульсной технике и может быть использовано в измерительной и вычислительной технике, Цель изобретения- расширение функциональных возможностей-дос„„SU„, 1559396

2 тигается путем обеспечения режимов деления частоты входных импульсов на

К = и+1 при параллельной и последо,лел, вательной записи кода и. Формирователь содержит дешифратор 1, первый и второй реверсивные счетчики 2 и 3, первый и второй коммутаторы 4 и 5, триггер 6, первый, второй, .третий, четвертый и пятый элементы И 7-11, выходную шину 12 устройства, инвертор 13, элемент ИЛИ 14, трехвходовой элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, шины ввоpа последовательного кода К ел, ввода параллельного кода Кле„, режима работы, ввода параллельного кода ш импульсов в пачке, разрешения работы

16-20 и входную шину 21 устройства, 5 ил,, 1. табл, 1559396

Изобретение относится к импульсной технике и может быть использовано в измерительной и вычислительной технике.

Цель изобретения - расширение функциональных возможностей за счет обеспечения режимов деления частоты

Входных импульсов на КДВА — n+I при параллельной и последовательной записях кода п.

На фиг.l показана структурная электрическая схема предлагаемого формирователя; на фиг,2-4 — времен-. ные диаграммы, поясняющие три режима работы устройства: деление на К* „, формирование m импульсов из (и+1 ) входных импульсов, формирование и импульсов из (n+I) входных импульсов соответственно; на фиг.5 — структурная электрическая схема трехвходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, Формирователь содержит дешифратор

1, первый реверсивный счетчик 2 и счетчик 3 импульсов, выполненный ре- 25 версивным,первый 4 и второй 5 коммутаторы, триггер 6, первый 7, второй 8, третий 9, четвертый 10 и пятый 11 элементы И, выходную шину 12 формирователя, инвертор i 3,,элемент 30

ИЛИ !4, трехвходовой элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 15, шины 16-20 ввода последовательного кода К „, параллельного ввода кода КД „, режима работы, ввода параллельного КОда m импуль 35 сов в пачке, разрешения работы и входную шину 21 формирователя, Первый вход второго элемента И 8 соединен с выходом триггера 6, первый и второй управляющие входы перво- gp го коммутатора 4 соединены соответственно с первым и вторым выходами дешифратора l, Информационные выходы первого реверсивного счетчика 2 соединены с первой группой информацион- gg ных входов второго коммутатора 5.

Вход инвертора 13 соединен с выходом второго элемента И 8, входом предварительной записи второго реверсивного счетчика 3 и первым управ- 5р ляющим входом первого коммутатора 4, а выход — с входом синхронизации триггера, Выход трехвходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15 соединен с первым входом пятого элемента И 11, выход ко" îðîãî соединен с выходной шиной 12 формирователя, второй вход— с выходом первого элемента И 7, вторым входом второго элемента И 8, и первым входом. элемента ИЛИ 14, а третий вход .- с выходом обратного переноса первого реверсивного счетчика

2 и первым входом четвертого элемен-" та И 10 второй вход которого соединен с первым выходом дешифратора 1, первым входом трехвходового элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ !5 и управляющим входом второго коммутатора 5, третий вход — с выходом элемента ИЛИ !4 и входом обратного счета второго реверсивного счетчика 3, а выход — с входом обратного счета первого реверсивного счетчика 2, вход предварительной записи которого соединен с выходом первого коммутатора 4, вход прямого счета — с шиной !б ввода последовательного кода КД,„, а информационные входы - с шиной 17 ввода параллельного кода Кде„ .

Входы дешифратора соединены с шиной 18 режима работы, третий его выход соединен с вторым входом трехвходового элемента ИСКЛЮЧАЮЩЕЕ И5М

15, третий вход которого соединен с первым входом второго элемента И 8 и вторым входом элемента ИЛИ !4.

Вторая группа информационных входов второго коммутатора 5 соединена с шиной 19 ввода параллельного кода числа m импульсов в пачке, а выходы второго коммутатора - с информационными входами первого реверсивного счетчика 2, выход обратного переноса которого соединен с первым входом третьего элемента И 9, второй вход которого соединен с шиной 20 разрешения работы и первым входом первого элемента И 7, а выход - с входом ус тановки триггера, выход которого соединен с вторым входом первого коммутатора 4, Второй вход первого элемента И 7 соединен с входной шиной

21 формирователя, Формирователь работает следующим образом, Сигналами на шине 18 режима можно задать четыре различных режима работы формирователя, описание которых приведено в таблице, В исходном состоянии на шине 20 разрешения работы низкий уровень, который запрещает прохождение импульсов на вход счетчика 3 и устанавливает триггер 6 в состояние "1", подготавливая запись кода в счетчики 2 и 3 °

5 15

Б первом режиме все выходы дешиф-— ратара ) находятся в состоянии "0", при этом к выходу коммутатора 4 подключается выход триггера 6, который находится в состоянии "1",- Эта "!" поступает на вход записи счетчика 2, записывая в него код с шины 17, Этот код через коммутатор 5, на управляющем входе которого "0", поступает на информационные входы счетчика 3.

Высоким уровнем на шине 20 открывается доступ .импульсов на вход счетчика 3. Первый импульс через элемент И 8 поступает на вход записи счетчика 3 и записывает код с инфор- . мационных входов. При этом на выходах счетчиков 2 и 3 присутствует "1", Задним фронтом импульса, прошедшего через элемент И 8 и инвертор 13, триггер 6 устанавливается в "0", чем подготавливается прохождение импульсов на вход обратного счета счетчика 3, По заднему фронту импульса, порядковый номер которого равен числу, записанному в счетчик 3, на выходе последнего формируется сигнал низкого уровня, который через элемент И

9 устанавливает триггер 6 в "1", тем самым записывая новый код в счетчик 2, подготавливая перезапись кода в блок 3 и открывая доступ входным импульсам на выход формирователя через элемент И 11, Следующий за этим (n+1)-й импульс (где n — - число,, записанное в счетчик 3) проходит на выход формирователя, а также записывает . в блок 3 новое значение кода и устанавливает триггер 6 в состояние "0", тем самым вновь закрывая доступ импульсам на выход формирователя, Во втором режиме на первом выходе дешифратора высокий уровень, на остальных - низкий, При этом к выходу коммутатора 4 подключается выход элемента И 8, а к выходам коммутатора 5 - шина 1.9 ввода кода Креп

Алгоритм работы формирователя во втором режиме (К еп =(n+l)/ш) следующий, Первый импульс с выхода элемента

И 7 записывает соответствующие коды ! в счетчики 2 и 3 и задним фронтом устанавливает триггер 6 в состояние

"0", подготавливая прохождение последующих входных импульсов на выход формирователя через элемент И 11 °

59396

По заднему фронту импульса, порядковый номер которого равен m+! (m — число, записанное в пересчетный блок 2), на выходе блока 2 появляется сигнал, закрывающий доступ вход- ным импульсам на выход формирователя и вход обратного счета пересчетного блока 2. Входные импульсы продолжают поступать только на вход обратного счета блока 3, на выходе которого по приходу заднего фронта (n+1)-го импульса (n — число, записанное в блок

3) формируется сигнал, устанавливающий триггер 6 в состояние "1" и тем самым подготавливающий запись новых чисел в счетчики 2 и 3. Таким образом, на выход формирователя из (n+1)-го входного импульса проходят

2p m импульсов, где m u n — числа, записанные в блоки 2 и 3 соответственно, В третьем режиме алгоритм работы заключается в следующем, Входные импульсы проходят на выход формирователя до тех пор, пока задний фронт импульса с порядковым номером п (n — число, записанное в

3р блок 3) не сформирует на выходе блока 3 сигнал, устанавливающий триггер

6 в состояние "1" и тем самым перекрывающий доступ входным импульсам на выход формирователя. Следующий (n+1)-й импульс на выход формирова35 теля не проходит, но осуществляет запись в блок 3 нового числа и.

В четвертом режиме на втором выходе дешифратора 1 высокий уровень, 40 на остальных — низкий, При этом выход коммутатора 4 оказывается подключенным к шине "0", Последовательный код с шины 16 подается на вход прямого счета счетчи"

4> ка 2 и с выходов этого блока через коммутатор 5 поступает в параллельном уже коде на информационные входы блока 3, Первый импульс, пришедший после

50 разрешения деления (высокий уровень на шине 20),осуществляет запись кода в блок 3 и своим задним фронтом устанавливает триггер 6 в "0" °

Задний фронт импульса, порядковый номер которого равен числу, записанному в блоке 3, формирует низкий уровень на выходе этого блока, устанавливающий триггер 6 в "1", которая через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 15 и

1559396

Сост сание режима

Стар разр

Коэффициент деления К =и+1, где

n — - число, записанное в счетчик 3.

Ввод кода Кдев параллельный

Формирование пачки ш импульсов из n+1 входных импульсов, где n - число, записанное в счетчик

3, ш — число, записанное в счетчик 2.

Ввод кодов параллельный

И 11 разрешает прохождение входного импульса на выход формирователя, Последовательный код с шины 16 на вход прямого счета блока 2 подается по команде, формируемой передним фронтом выходного импульса„

На фиг,2 показана временная диаграмма работы формирователя в первом режиме, где цифры соответствуют номерам блоков и шин, на фиг.3 — во втором режиме, а на фиг,4 - в третьем режиме.

Формула изобретения

Управляемый формирователь пачек импульсов, содержащий дешифратор, первый счетчик импульсов, выполненный реверсивным, второй счетчик импульсов, первый и второй коммутаторы, триггер, первый и второй элементы И, первый вход последнего из которых соединен с выходом триггера, первый и второй управляющие входы первого 25 коммутатора соединены соответственно с первым и вторым выходами дешифратора, информационные выходы первого счетчика импульсов соединены с первой группой информационных входов второго коммутатора, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей, в него введены третий, четвертый и пятый элементы И, выход последнего

35 иэ которых соединен с выходной шинои устройства, инвертор, вход которого .соединен с выходом второго элемента

И, входом предварительной записи второго счетчика импульсов, выполненного 40 реверсивным, и первым управляющим входом первого коммутатора, а выходс входом синхронизации триггера, элемент ИЛИ, трехвходовой элемент !

ИСКЛ10ЧАЮЩЕЕ ИЛИ, выход которого соединен с первым входом пятого элемента И, второй вход которого соединен с выходом первого элемента И, вторым входом второго элемента И и первым входом элемента ИЛИ, а третий вход — с выходом обратного переноса первого счетчика импульсов и первым входом четвертого элемента И, второй вход которого соединен с первым выходом дешифратора, первым вхо 55 дом трехвходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и управляющим входом второго коммутатора, третий вход — с выходом элемента ИЛИ и входом обратного счета второго счетчика импульсов, а выход с входом обратного счета первого счетчика импульсов, вход предварительной записи которого соединен с выходом первого коммутатора, вход прямого счета - с шиной ввода последовательного кода коэффициента деления, а информационные входы — с шиной ввода параллельного кода коэффициента деления, входы дешифратора соединены с шиной режима работы, третий его выход соединен с вторым входом трехвходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, третий вход которого соединен с первым входом второго элемента И и вторым входом элемента И1П1, причем вторая группа информационных входов второго коммутатора соединена с шиной ввода параллельного кода m импульсов в пачке, а выходы второго коммутатора соединены с информационными входами первого счетчика импульсов выход обратного переноса которого соединен с IIepBbIM входом трeThего элемента И, второй вход которого соединен с шиной разрешения работы и первым входом первого элемента И, а выход - с входом установки единицы триггера, выход которого соединен с вторым входом первого коммутатора, при этом второй вход первого элемента И соединен с входной шиной устройства, 1559396

Продолжение таблицы

Продолжение таблицы

7 2 З.Ф 1 2 5 9 5 6 7 В 9 l0

Фиг. 2

1 2 5 Ф 5 б 7 t 2 5 Ф 5 6 7 8 9

Фиг. 5

Формирование пачки п импульсов из и+1, 1О где п — число,записанное в счетчик

3, Ввод кода параллельный

К е =и+1,где пчисло, записанное в счетчик 3 ° Ввод кода последовательный

)559396

Составитель О,Бодряшова

Техред А. Кравчук Корректор С.Шевкун

Редактор И,Горная

Заказ 841 Тираж 660 Подписное

ВЕ1ИПИ Государственного комитета ло изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул, Гагарина, 101