Аналого-цифровой интегратор
Изобретение относится к автоматике и вычислительной технике, в частности к устройствам функционального преобразования сигналов, и может быть использовано для интегрирования входного электрического сигнала. Целью изобретения является повышение точности интегрирования. Аналого-цифровой интегратор содержит первый 1 и второй 2 блоки выборки-хранения, блок 3 вычитания, делитель 4 напряжения, первый 5 и второй 6 умножающие цифроаналоговые преобразователи, сумматор 7, выходную клемму 8, третий 9 и четвертый 10 блоки выборки-хранения, третий умножающий цифроаналоговый преобразователь 11, входную клемму 12, генератор 13 счетных импульсов, счетчик 14, дешифратор 15, дифференцирующую цепь 16, вентили 17 - 20 и 23, шину 21 управления и инвертор 22. За счет реализации данным устройством алгоритма, описываемого выражением U<SB POS="POST">выхI</SB>=U<SB POS="POST">вх</SB>(T) DT=0,5(U<SB POS="POST">I</SB>-U<SB POS="POST">I-1</SB>)T<SP POS="POST">2</SP>+U<SB POS="POST">I-1</SB> T+C<SB POS="POST">I-1</SB>, где U<SB POS="POST">I</SB> и U<SB POS="POST">I-1</SB> - дискретные значения (выборки) входного сигнала, взятые в моменты времени соответственно T<SB POS="POST">I</SB> и T<SB POS="POST">I-1</SB> C<SB POS="POST">I-1</SB> - результат интегрирования, полученный после окончания предыдущего интервала дискретизации, удается повысить точность интегрирования. 1 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (51)5 G 06 G 7 18
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ НОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ
ПРИ ГННТ СССР (21) 446255 L /24-24 (22) 18.07.88 (46) 07.05.90. Бюл. № 17 (72) Л.M.Смеркло, Е.M.Величенко, 10.Г.Вульчин, Б.Т.Семен, 10.Е.Величенко, И.И, Николышин и Б.И.Вульчин (53) 681.3(088.8) (56) Авторское свидетельство СССР № 875407, кл. G 06 J 3/00, 1981.
Авторское свидетельство СССР
¹ 1277144, кл. С 06 С 7/18
G 06 J 3/00, 1985. (54) АНАЛОГО-ЦИФРОВОЙ ИНТЕГРАТОР (57) Изобретение относится к автоматике и вычислительной технике, в частности к устройствам функционального преобразования сигналов, и может быть использовано для интегрирования входного электрического сигнала. Целью
„„SU„„1562936 А 1
2 изобретения является повышение точности интегрирования. Аналого-цифровой интегратор содержит первый 1 и второй 2 блоки выборки-хранения, блок 3 вычитания, делитель 4 напряжения, пер- . вый 5 и второй 6 умножающие цифроаналоговые преобразователи, сумматор 7, выходную клемму 8, третин 9 и четвертый 10 .блоки выборки-хранения, третий умножающий цифроаналоговый преобразователь 11, входную клемму 12, генератор 13 счетных импульсов, счетчик 14, дешифратор 15, дифференцирующую цепь
Ib, вентили 17 — 20 и 23, шину 21 управления и инвертор 22. 3а счет реализации данным устройствам алгоритма. .,описываемого выражением U „. я
1
Uq„!t)dt=0,5!U., -U;, > t î
+ Б;, + С; „, где U; и U; — дис1562936 кретные значения (выборки) входног о сигнала, взятые в моменты времени соответственно t; и t „ ; С, .„ — Результат интегрирования,, полученный
Изобретение относится к автоматике и вычислительной технике, в частности к устройствам функционального преобразования сигналов, и может быть использовано для интегрирования входного электрического сигнала.
Целью изобретения является повышение точности интегрирования, На чертеже представлена блок-схема интегратора.
2О
Аналого-цифровой интегратор содержит первый 1 и второй 2 блоки выборки-хранения, блок 3 вычитания, делитель 4 напряжения, первый 5 и второй 6 умножающие цифроаналоговые преобразователи, сумматор 7, выход 8 устройства, третий 9 и четвертый 10 блокн выборки-хранения, третий умножающий цифроаналоговый преобразователь
11, информационный вход 12 устройства, генератор 13 счетных импульсов, счетчик 14, дешифратор 15, дифференцирующую цепь 16, первый 17, второй
18, третий 19 и четвертый 20 элементы с односторонней проводимостью, уп35 равляющий вход 21 устройства, инвер— тор 22 и пятый вентиль 23 с одностоРОнней проводимостью.
Интегратор работает следующим образом.
В исходном состоянии напряжения
HB Bblxoäéõ блоков 1, 2, 9 и 1 0 выборкн-хранения равны нулю.
В момент поступления короткого строб-импульса положительной поляр- 45 . ности с входа 21 разряды счетчика 14 импульсов обнуляются. С помощью импульса, поступающего с входа 21 через инвертор 22 и элемент 23 на управляющий вход блока 1 выборки-хранения, .производится выборка входного сигнала U „ и запись напряжения выборки
Е в блоке 1 выборки-хранения. На о счетный вход счетчика 14 импульсов поступают тактовые импульсы с выхода
55 генератора 13 счетных импульсов.
На интервале t 0 — 1 периода дискретизации Т „,„, цифровой код Z(t) на выходе счетчика изменяется линейпосле окончания предыдущего интервала дискретизации, удается повысить точность интегрирования . 1 ил . но от нуля до N. Код (t), пропорциональный времени t, поступает на цифровые входы умножающих цифроаналоговых преобразователей 5, Ь и 11, На интервале времени — 1 напряжение U „,„, на выходе блока 1 выборки-хранения равно U — величине входкого сигнала в момент времени t a напряжение Н ы„ на выходе блока 2 выбоРки-хранения равно нулю (U вы„ =
О).
В течение интервала между моментами времени t и t, выходное напряжение Uff f„ блока 3 вычитания равно ЬЦ, ВЫХ 1 "ВЫХ 2. (1)
Напряжение Uzff<зпоступает через делитель 4 напряжения с коэффициентом передачи 0 5 на аналоговый .вход умножающего цифроаналогового преобразователя 6. Выходное напряжение
U „ ь умножающего цифроаналогового преобразователя 6 равно
0 аьпс ь =0 5г1 выхв"=0э5 К " gf,fx з <
=0 j j5 U в ь(х 3 (2) где К=1 — масштабный коэффициент.
Напряжение U ö„ поступает на аналоговый вход умножающего цифроаналогового преобразователя 11, выходное напряжение Uùf„ „, которого равно и поступает на первый вход сумматора
7, на второй вход которого поступает напряжение U ьд с выхода умножающего цифроанаЛогового преобразователя 5, которое равно
"вь = "вых г." ° (4)
На третий вход сумматора 7 поступает напряжение U 10 выборки-хранения. Выходное напряжение 11,„ т с выхода сумматора 7 равно + + "Выход "sLlx5 вь!х 11 " ььпс 1о, (5) а с учетом выражений (1-4)15629З6 (6) 11 в111 1 (7) н U1- 1 где U. Формула изобретения 2 ивых7 095 (вахт Ц 841кФ) + V t + Vв 1к 1о Напряжение Б „„ поступает на выход 8 устройства и вход блока 9 вы- 5 борки-хранения. При заполнении разрядов счетчика в момент времени t на выходе дешифратора 15 формируется по-. ложительный импульс длительностью 7 „,который поступает на дифференцирующую цепь 16 . В момент t положительного фронта на выходе йоследнего формируется короткий строб-импульс положительной полярности, который поступает через элементы 18 и 19 на управляющие входы выборки блоков 2 и 9 выборки-хранения соответственно. В период действия положительного строб-импульса в блок 2 выборки-хранения записывается выборка U„, поступающая с выхода блока 1 выборки-хранения. Одновременно в блоке 9 выборки-хранения записывается напряжение U „„, поступающее с выхода сумматора 7. В момент времени t, + 1..„, на выходе дифференцирующей цепи 1Ь формируется короткий строб-импульс отрицательной полярности, который через элементы 17 и 0 производит выборку 1 30 входного сигнала Ue„ в момент времени t u его запиСь в блоке 1 выборки1 хранения, одновременно выходное напряжение US1,1x з блока 9 выборки-хранения записывается в блок 10 выборки-хранения и поступает на третий вход сумматора 7 ° Следующим импульсом генератора 13 разряды счетчика 14 устанавливаются в нулевые состояния, процесс формирования цифрового кода Z(t) на входах умножающих цифроаналоговых преобразователей S б и 11 на интервале врем1.ни 1, — t z = T 11с„р логично описанному процессу. На интер-45 вале t †. выходные напряжения блоков 1, 2, 9 и 10 выборки-хранения PRBHbl соответственно Uвых 11 ° U ьых в Uo1 11Вух в 1 Вих 0 — значения дискретных выборок. в моменты вРемени t,, t- „, à Uвьп ч,1- Ре зультат интегрирования входного сигнала на интервале предыдущ1ей выборки t0- t Выходное напряжение U „ в каждом 6 1Х такте является интегралом входного сигнала Uвк, дискретные значения (выборки) входного сигнала, взятые в моменты времени соответственно t. u 1 1" 1 причем = Г 4искр результат интегрирования, полученный после окочания предыдущего интервала дискретизации. Аналого-цифровой интегратор, содержащий генератор счетных импульсов, выход которого соединен со счетным входом счетчика, выход которого подключен к цифровому входу первого умножающего цифроаналогового преобразователя, отличающийся тем, что, с целью повышения точности интегрирования, в него введены второй и третий умножающие цифроаналоговые преобразователи, первый, второй, третий и четвертый блоки выборки-хранения, дешифратор, дифференцирующая цепь, блок вычитания, делитель напряжения, сумматор, первый, второй, третий, четвертый и пятый элементы с односторонней проводимостью и инвертор, причем информационный вход первого блока выборки-хранения является информационным входом интегратора, а выход первого блока выборки-хранения соединен с информационным входом второго блока выборки-хранения и с первым входом блока вычитания, второй вход которого подключен к выходу второго блока выборки-хранения и аналоговому входу первого умножающего цифроаналогового преобразователя, выход блока вычитания через делитель напряжения подключен к аналоговому входу второго умножающего цифроаналогового преобразователя, выход которого соединен с аналоговым входом третьего умножающего цифроаналогового преобразователя, цифровые входы второго и третьего умножающих цифроаналоговых преобразователей объединены и подключены к выходу счетчика .и входу дешифратора, выход которого через диф1562936 Составитель В.Алекперов Техред Л.Сердюкова Корр т р Э,Лончакова Редактор Н.Рогулич Заказ 1066 Тираж 561 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 ференцирующую цепь соединен с входами первого, второго, третьего и четвертого элементов с односторонней проводимостью, выходы которых подключены 5 к управляющим входам соответственно первого, второго, третьего и четвертого блоков выборки-хранения, вход обнуления счетчика через включенные последовательно инвертор и пятый эле- 10 меит с односторонней проводимостью соединен с управляющим .входом первого блока выборки-хранения, а также подключен к управляющему входу интегратора, первый, второй и. третий входы сумматора соединены соответственно с выходами первого и третьего умножающих цифроаналоговых преобразователей и с выходом четвертого блока выборки-хранения, выход сумматора является выходом интегратора и подключен к информационному входу третьего блока выборки-хранения, выход которого соединен с информационным входом четвер" того блока выборки-хранения.
