Устройство для приема информации

 

Изобретение относится к вычислительной технике и может быть использовано в информационных системах для приема и передачи информации в последовательных кодах. Цель изобретения - повышение достоверности приема информации. Кодограммы в виде серий из N идентичных сообщений в последовательных кодах поступают в блоки 10 и 11 памяти. Сдвигающий регистр 1 с дешифратором 2 фиксируют маркер - начало кодограммы, счетчик 5 формирует адреса для каждого бита кодограммы, счетчик 6 формирует циклы записи/чтения блоков 10 и 11 памяти, счетчик 7 считает число поступающих кодограмм. Вначале кодограммы записываются в блок 10 памяти и с помощью блока 13 сравнения сравниваются предыдущая и последующая кодограммы. После поступления порогового числа совпадающих кодограмм текущая кодограмма записывается в блок 11 памяти, счетчик 7 устанавливает в единичное состояние триггер 17, который подключает через элемент И 16 выход блока 11 памяти к выходу устройства. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (29) (21) (51)5 G 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

Ю. В»

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ П1НТ СССР (21) 4473869/24-24 (22 ) 15,08. 88 (46) 07,05.90,Б)0л. Н - 17 (72) М,С.Коньков,Ю.П.Рукоданов, .Л,В,Друзь, и В.В,Егоров. (53) 621,398,(088,8) (56) Авторское свидетельство СССР

Ф 1336074, кл, G 08 С 19/28, 1986..

2 (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ (57) Изобретение относится к вычислительной технике и может быть использовано в информационных системах для приема и передачи информации в последовательных кодах, Цепь изобретения . повьпнение достоверности приема информации. Кодограммы в виде серий

l562950 из п идентичных сообщений в последовательных кодах поступают в блоки 10 и 11 памяти, Сдвигающий регистр 1 с дешифратором 2 фиксируют маркер — на5 чало кодограмьы, счетчик 5 формирует адреса для каждоrо бита кодоrpаммы, счетчик 6 формирует циклы записи/чтения блоков 10 и 11 памяти, счетчик 7 считает число поступающих кодограмм, Вначале кодограммы записываИзобретение относится к вычислительной технике и может быть использовано в информационных системах дпя приема и передачи информации в последовательных кодах. 20

Цель изобретения — повышение достоверности приема информации, . Ha фиг„l приведена блок-схема устройства; на фиг,2 — временная диаграмма его работы, 25

Устройство содержит регистр 1, дешифратор 2, формирователь 3 импуль сов, генератор 4 импульсов, счетчики

5 — 7, элементы НЕ 8, И-НЕ 9, блоки ! 0 и 11 памяти, элемент И 12, блок 13 30 сравнения, элемент И 14, формирователь 15 импульсов, элемент И 16 и триггеры 17 и 18, Вход приема кодограмм соединен с блоками 10 и 11 памяти, блоком 13 сравнения и входом регистра 1, второй вход которого соединен с тактовым входом устройства. Выходы регистра 1 подключены к дешифратору 2, выход которого соединен со счетчиками 5 и 7 и триггером 17. Тактовый вход устройства соединен с входом счетчика 5, через формирователь 3 — с генератором

4 и входом счетчика 6, Выход генератора 4 соединен со счетчиком 6. Выходы счетчика 5 соединены с адресными входами блоков 10 и 11 памяти. Первый выход счетчика 6 соединен с

CS-входами блоков 10 и 11 памяти и входами элемента И 12, Второй выход счетчика 6 соединен с входом элемента И 12. Второй выход счетчика 6 соединен с входом элемента И-НЕ 9 и через элемент HF. 8 с Ч/ R входом блока 10 памяти и входом элемента И 12, выход которого через формирователь 15 импульсов .подключен к входу элемента

И 14. Выход блока 13 сравнения соединей с элементом И 14, выход котороются в блок 1() памяти и с помощью блока 13 сравнения сравниваются предыдущая и последующая кодограммы„После поступления порогового числа совпадающих кодо грамм текущая кодо грамма записывается в блок 11 памяти, счетчик 7 устанавливает в единичное состояние триггер 17, который подключает через элемент И 16 выход блока 11 памяти к выходу устройства, 2 ил. го соединен с нулевыми входами счетчика 7 и триггера 18, Выход последнего соединен с входом элемента И-НЕ 9, подключенного выходом к входу W/ R блока 11 памяти. Первый выход счетчика 7 соединен с триггером 18, второй выход — с триггером 17, выход которого соединен с входом элемента И 16, подключенного к выходу блока 11 памяти, а выход элемента И 16 соединен с выходом устройства, Устройство работает следующим образом.

В исходном состоянии регистр 1, блоки 10 и 1! памяти, счетчики 5 — 7, триггеры 17 и 18 установлены в нуле- вое положение (цепи начальной установки не показаны), Нулевой сигнал с выхода триггера 18 закрывает элемент И-НЕ 9, на выходе которого формируется сигнал высокого уровня, обеспечивающий режим чтения информации из блока 11 памяти. Нулевой сигнал с выхода триггера 17 закрывает элемент И 16 и отключает выход уст— ройства„

Информация в последовательном коде поступает на информационный вход устройства в виде серий из идентичных кодограмм, причем кратность повторения одной и той же кодограммы определяется требованиями достоверности доведения ее до пользователя.

Каждая кодограмма содержит байт маркера, соответствующий началу кодограммы и.предшествующий информациднным байтам,. Длина кодограммы задана определенным числом бит, Каждый бит кодограммы сопровождается импульсом, который подается на вход

ТИ устройства„ Биты кодограммы последовательно подаются íà D-входы блоков 10 и !1 памяти, на вход блока 13 сравнения и записываются в сдвигаю5, 1562950

6 щий регистр 1. Дешифратор 2 декодирует код маркера после того, как он заполнит регистр 1, Сигнал маркера, т,е. сигнал начала кодограммы, с вь|хода дешифратора 2 подается на счетный вход счетчика 7, который считает число поступаюших кодограмм, обнуляет адресный счетчик 5 и триггер 17.

По каждому тактовому импульсу от начала кодограммы адресный счетчик 5 увеличивает свое содержимое на единицу, т,е, обеспечивает формирование адреса для каждого бита информации, После подсчета всего заданного числа бит в кодограмме счетчик 5 прекращает счет тактовых импульсов сигналом с выхода своего старшего разряда, Если число бит в кодограмме не кратно двум, счетчик 5 должен останавливаться специальным дешифратором, подключенным входами к выходам счетчика 5 и дешифрирующим число бит в кодограмме, Кроме того, по переднему фронту тактового импульса формирователь 3 импульсов формирует узкий импульс, который синхронизирует работу генератора 4 и обнуляет счетчик 6, Импульсы генератора 4 подаются на счетный вход счетчика 6, который считает по заданному фронту импульсов гене.ратора 4 и после счета четырех импульсов прекращает счет подачей запрещающего сигнала со своего третьего выхода на управляющий С-вход, Сигнал с первого выхода счетчика 6 подается на С-входы блоков 10 и 11 памяти и на первый вход элемента И 12 ° Сигнал с второго выхода счетчика 6 подается на вход элемента И-НЕ 9 и через элемент НЕ 8 на вход W/ В блока 11 памяти и на вход элемента И !2. Счетчик 6 обеспечивает за один период тактовых импульсов (период между би тами информации) организацию одного цикла чтения и записи в блоки 10 и

11 памяти, в зависимости от управляю-, / щих сигналов на их W/R входах (фиг.2), Так как в исходном состоянии блок 1! памяти находится постоянно в режиме чтения, то с его выхода при прохождении всех бит первой кодограммы считываются только нулевые сигналы, но на вход устройства чеpcs. элемент И 16 не выдаются. Параллельно для каждого бита этой кодограммы в блоке 10 памяти организуется цикл чтения и записи, При этом в цикле чтения поступающий бит и счи5 !

О

-35

55 танпый бит (в исходном полокепии нулевой ) сравниваются блоком 13 сравнения, который при несовпадении этих бит выдает сигнал, стробируемый через элемент И 14 импульсом, сформированным элементом И 12 и формировате— лем 15 (фиг,2) . Импульс с выхода элемента И 14 обнуляет счетчик 7 и триггер 18. Таким образом, после приема первой кодограммы она записывается в блок 10 памяти, а из блока

I1 памяти считаны нулевые сигналы, При поступлении второй и т,д. идентичной кодограммы, сигнал маркера вновь обнуляет счетчик 5 и прибавляет единицу к текущему числу в счет— чике 7, Дальнейшая работа устройства при приеме бит кодограммы аналогична описанной. Однако теперь при чтении из блока 10 памяти биты поступающей кодограммы сравниваются с битами идентичной предыдущей кодо гр аммы. При совпадении этих бит сигнал на выходе элемента И 14 отсутствует и счетчик 7 сохраняет свое значение до прихода следующей кодограммы, . при этом каждый раз вновь поступающая кодограмма переписывается в блок

10 памяти. После поступления некоторо-, го порогового числа совпадающих побитно кодограмм, которое является критерием достоверности сообщения, счетчик

7 при поступлении пороговой идентичной кодограммы, формирует выходной сигнал, от которого срабатывает триггер 18, Сигнал с его выхода снимает через элемент И-НЕ 9 постоянно действующий режим чтения с блока 11 памяти„. При этом на входах CS и W/ Р блока 1 памя-и для текущей пороговой кодограммы действуют те же сигналы, что и для блока 10 памяти, т.е. для каждого бита обеспечивается цикл чтения и записи в блок 11 памяти, Таким образом, пороговая кодограмма записывается в блок 11 памяти, но пользователю не выдается, Биты пороговой кодограмми при поступлении непрерывно сравниваются с битами предыдущей кодограммы соответственно, записанной в блоке !О памяти.

В случае несовпадения этих бит счетчик 7 и триггер 18 обнуляются и запись кодограммы в блок 11 памяти прекращается до прихода группы следующих идентичных кодограмм.

Если сбоев при приеме кодограммы нет, то после поступления пороговой

)562950 кодограмиа триггер 18 сработал, счетчик 7 сохраняет свое состояние и, после поступления еще некоторого заданиого числа кодограмм формирует сигнал на своем втором выходе и прекращает счет, Сигнал с второго выхода счетчика 7 включает триггер 17, который открывает элемент И 16 и считываемая во время циклов чтения из блоКа 11 предыдущая кодограмма поступает на выход устройства, После считывания каждого бита данной кодограмьы в блоке 11 памяти происходит запись бита текущей кодограммы и, еслИ произойдет сбой (несравнение бит текущей и предыдущей кодограмм) то запись в блок. 11 памяти прекращается, но считывание записанной ранее достоверной кодограммы и выдача ее через элемент И 16 продолжается,до коица, т,е, до прихода следующей кодограммы. Маркер следующей кодограммл сбрасывает в нулевое положение триггер 17 и выдача кодограмьы дан- 25 ной серии во внешнее устройство прек= ращается. В случае изменения самой кодограммы, т,е. с приходом накапливания их числа в счетчике 7, запись в блоках 10 и 11 памяти и, при отсут- gp ствии ошибок, выдача с помощью триггеров 17 и 18 во внешнее устройство, В устройстве за счет введения второго блока памяти и двух триггеров обеспечивается многократный прием се- 3 рин идентичных кодограмм, их побитное сравнение между собой и после заданноГо числа совпадений, Формирование раэрешения записи и выдачи кодограммы пользоватепю, Это повышает досто- 4р верность приема информации в последовательных кодах, снижает вероятность ошибки при приеме и исполненин команд, исключает аварийные ситуации в управляющих комплексах. 45

Формулаизобретения

Устройство для приема информации, содержащее регистр, первый и второй входы которого являются соответствеино тактовым и информационным входами устройства, выходы регистра соединены с соответствующими входами деюифратора, выход которого подключен к установочному входу первого счетчика, первый блок памяти, информационный вход которого является инФормационным входом устройства, генератор импульсов, формирователи импульсов, блок сравнения, элементы И, элемент И-НЕ, второй и третий счетчики, элемент НЕ, о т л и ч а ю щ е— е с я тем, что, с целью повышения достоверности приема информации, в него введены . триггеры и второй блок памяти, вход первого формирователя импульсов и запускающий вход первого счетчика объединены и являются тактовым входом устройства, выход первого формирователя импульсов подключен через генератор импульсов и непосредственно к запускающему установочному входу второго счетчика со ответственно, первый выход второго счетчика соединен с первыми управляющими входами первого и второго блоков памяти и первым входом первого элемента И, второй выход второго счетчика подключен к первому входу элемента И-HE и через элемент НЕ к второму входу первого элемента И и второму управляющему входу первого блока памяти, выходы группы первого счетчика подключены к адресным вхо дам первого и второго блоков памяти, выходы которых подключены к первым входам соответственно блока сравнения и второго элемента И, выход дешифратора соединен с запускающим входом третьего счетчика и установочным входом первого триггера, выход которого подключен к второму входу второго элемента И, выход которого является выходом устройства, второй вход блока сравнения и информационный вход второго блока памяти объединены и являются информационным входом устройства, выход первого элемента

И через второй формирователь импуль, сов соединен с первым входом третьеiso элемента И, второй вход которого подключен к выходу блока сравнения, выход третьего элемента И подключен к установочным входам второго триг,гера и третьего счетчика, первый и второй выходы которого соединены со счетными входами первого и второго триггеров соответственно, выход которого подключен к второму входу элемента И-НЕ, выход которого соединен с вторым управляющим входом второго блока памяти, выходы последнего разряда первого, второго и третьего счетчиков подключены к своим синхронизирующим входам, 1562950

2йю

1бопт

1Ж

PUB

g4

ere/

НИ

И12

ЧРО!

СТ5

Ю10

4 08. Я

Составитель 3. Низ амутдинова

Редактор Н,Рогулич Техред Л,Сердюкова КоРРектоР M,Ùàðoøè

Тираж 443

11одпи слое

Заказ 1067

ВНИИПИ Государственного комитета о изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101