Селектор импульсно-временного кода

 

Изобретение относится к импульсной технике и может использоваться в системах передачи информации для декодирования принимаемых импульсно-временных кодов. Селектор осуществляет декодирование различных групп импульсно-временных кодов, при этом перестройка селектора производится сменой значений установочных сигналов, что расширяет область его применения. Селектор содержит блок 1 аналого-цифрового преобразования, вычислители 2, блок 3 памяти и блок 4 временной селекции. 1 з.п. ф-лы, 5 ил.

) (19) (11) СООЗ ССВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

Р1)5 Н 03 M 5/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4457376/24-24 (22) 07.07.88 (46) 07.05.90. Бюл. Р 17 (72) А.М. Гамбург (53) 621.374.32:681.325(088.8) (56) Авторское свидетельство СССР

6 - 1305867, кл, Н 03 М 5/08,, 13/00, 1985.

Авторское свидетельство СССР

Р 1432780, кл. Н 03 М 5/08, 1986. (54) СЕЛЕКТОР ИМПУЛЬСНО-ВРЕМЕННОГО

КОДА (57) Изобретение относится к импульсной технике и может использоваться в системах передачи информации для декодирования принимаемых импульсновременных кодов, Селектор осуществляет декодирование различных групп импульсно-временных кодов, при этом перестройка селектора производится сменой значений установочных сигналов, что расширяет область его применения, Селектор содержит блок 1 ана; лого-цифрового преобразования, вычислители 2, блок 3 памяти и блок 4 временной селекции. 1 з.п. ф-лы, 5 ил.

1562974

Изобретение QTHocHTcH к импульсной технике и может использоваться в системах передачи информации для декодирования принимаемых импульсно †времен5 ных кодов.

Цель изобретения — расширение п6ласти применения селектора за счет возможности перестройки его временной базы и позиций импульсов кода. !О

На Фиг. 1 представлена гтруктурная схема селектора; на фиг. 2— функциональная схема блока аналогоцифрового преобразования; на фиг.3 функ!гиональная схема йычислителя; íà !5 фиг. — функциональная схема блока цап".яти, на фиг. 5 — функциональная схема блока временной селекции.

Селектор содержит (фиг.1) блок 1 аналого-цифрового преобразования, 20 вы гсслител,2 f-2>, блок 3 памяти и блок 4 временной селекции.

Блок аналого-цифрового преобразования содержит (фиг.2) аналого-цифровой преобразователь 5, элемент 25

ИПИ 6, триггер 7, компаратор 8, счетчик 9 импульсов, формирователи 10 и

11 импульсов и регистр 12 памяти.

Вычислитель содержит (фиг 3) элемент ИЛИ 13, регистр 14 памяти, коммутатор 15, второй, третий, первый сумматоры 16, 17 и 18, третий, четвертый, первый,, второй компараторы

19, ?0, 21 и 22, элемент И 23, первый и второй формирователи 24 и 25 импульсов.

Блок памяти содержит (фиг, 4) элементы HJIH 26, элементы И 27, элементы 28 запрета, коммутаторы 29 и регистры 30 памяти.

Блок временной селекции содержит (фиг. 5) формирователи 31 и 32 импульсов и дешифратор 33.

На первые входы уставок подаются в дноичном коде величины Tf+ Л ..., 45 ...,Т1,+1. . На вторые входы устанок подаются в двоичном коде величины т +д,...,т + 1, где Т . — i-й временной кодовый интерI вал между i-м и последним 50 импульсом кода;

Д вЂ” величина интервала декодиро1 вания, определяющая границу допустимого уменьшения временного интервала относитель-g но номинального; вепичина интервала декоди l рования, определяющая граниЦУ ДОПУСТ1!МОГО 9 !!ЕЛИЧЕНИЯ интервала декодирования отI носителъно номинального.

На третьи и четвертые входы уставок подаются коды величин -d Uf и Л П9 9 определяющих допустимый интервал разброса амплитуд импульсов одной и той же кодовой посылки. Величина dTTf подается в обратном коде. На пятые входы уставок подается код величины 11

o ° определяющий порог амплитуды принимаемых импульсон.

Селектор работает следующим образом.

После включения питания на вход начальной установки (н момент времени to) подается импульс, по которому обнуляется регистр 12 в блоке 1.

С четвертого выхода блока 1 импульс установа поступает на установочные входы вычислителей 2 и блока 3, обнуляя в них регистры 14 и 30. На вторых и третьих выходах блока 1, выходах блока 3 и вторых выходах вычислителей 2 устанавливаются нулевые значения.

При поступлении в момент t nep1 ного импульса сигнала на информационный вход. блока 1 его амплитуда преобразуется в и-разрядный код, при пре-, ньпчении амплитуды импульса величины

lJ (нижнего порога амплитуды) в блоке 1 запускается преобразователь временного интервала в код, который измеряет в двоичном коде задержку между предыдущим и последующим импульсами, и и

f=tZ tq 9 =t Я t< ° ° ° 9

1-1 1-19 !.Q f - !1 1, 9 где Г; — з адержка (временные интервалы) между импульсами;

t; — моменты времени поступления импульсов.

Так как.измерение временных интервалов начинается в момент поступления первого импульса, то С =!! и

После поступления каждого импульса сигнала блок 1 после измерения его параметров (амплитуды, задержки) и формирования двоичного кода параметров импульсов формирует импульс синхронизации, который с первого выхода поступает на тактовые входы вычислителей 2 и блоков 3 и 4.

Вычислители 2 по тактовым импульсам от блока 1 производят суммирование кодов задержек между импульсами, причем каждый вычислитель 2 опреде1 ляет временной интервал S;= !.,+ 1.f+...9 л rt

15 2 174 пока накапливаемый в вычислителе ре- совпадении с учетом допустимого раээультат суммирования находится в пре- броса rro параметрам кодов амплитуд деле Б;(Т; — 5,. и вычисленных кодов задержки на ВТоЕсли Т; — d„(S (Т +д, т.е, интервал рых выходах тех вычислителей 2, где между последним импульсом кода и 1-м им- это произошло, устанавливается уро5 пульсом соответствует заданному кодо- вень логической единицы. Эти уровни вому интервалу, а амплитуды первого поступают на соответствующие инАормаи последнего импульсов (образующих ционные входы блока 4 временно" сеинлервал т;) имеют разброс не более 19 лекции, который по импульсу синхрониэаданного (-Л .1,, Л11 ), то нл выходе зации, поступающему на его тактовый вычислителя 2; Аормируется единичный вход, формирует на одном из своих уровень напряжения. выходов импульс декодирования постуFc H Б; 7т -+д, то в анализируемом пившего импульсно-временного кода. отрезке времени не было импульсов, 15 Выход, на котором формируется имзадержка между которыми соответствует пульс, определяется номером поступивзаданному кодовому интервалу Т . Так mего кода, которых может быть от

r как ожидаемый кодовый интервал может до г, причем r(2 содержаться в последующем отрезке После поступления последнего имвремени, то поиск искомого кодового 20 пульса кода, если в течение времени временного интервала в сигнале следует Т„,„„ -С, где Т„, „ — база наиболее начать с момента времени Б,. — л.1, сум- продолжительного по времени кода, иммированием с разностью (S. -q ) слеi 1 пульсы на информационный. вход селекдующих вновь поступающих кодов вре- тора не поступают, блок 1 воэвращаетмени, повторяя. указанный алгоритм. 25 ся в исходное состояние и Аормирует

Блок 3 при поступлении на его пер- импульс установа на вычислители 2, вый и вторые информационные входы кода блок 3, который возвращает их в испараметров импульсов записывает эти ходное состояние. коды по импульсу синхронизации, по- При поступлении на информационный ступающему на тактовый вход. вход следующих кодовых сигналов, сеНа каждый из первых выходов бло" лектор обрабатывает их по указаннока,3 выдается значение кода первого му выше алгоритму. записанного в процессе суммирования Для настройки селектора на декодивычислителями 2 импульса. рование импульсно — временных кодов с

Вычислитель ? . вычитает из S. эна- другими кодовыми временными структу1 35 чение кода задержки между вторым и рами достаточно подать на первые и первым импульсами, участвующими в вторые входы уставок новые двоичные суммировании, который поступает иэ коды, при необходимости изменения блока 3 на третьи инАормационные вхо- величин разброса амплитуд импульса ды вычислителя 2 и Аормирует на пер- 4g в сигнале, по третьему, четвертому вом выходе импульс сброса, который и пятому входлм устлвок задаются друпоступает на соответствующий устано- гие двоичные коды. После подачи упвочный вход блока 3. равляющих сигналов селектор настроен

Блок 3 по поступлении импульса для селектирования кодовых сигналов сброса начинает выдавать на соответ- 45 с новой структурой. ствующем первом выходе значение кода Блок I преобразует импульсы сигназадержки между третьим и вторым им- ла следующим образом (A«r.2), пульсами. Таким образом, о мере по- При rroc r yrrae в момент времени ступления импульсно-временного сиг- первого импульса сигнала на ин1 нала на информационный вход селек- 5р Аормационний вход блока 1 амплитуда тора каждый из вычислителей 2 произ- импульса, »arroro — циАровым преобраэоводит, используя коды задержек (вре- вателем 5 1лреобрлэуется в пл-разрядный мени) и амплитуд импульсов, вычис- код, который поступает на первые вхоление и сравнение полученных кодов ды комплрл орл Я. параметров импульсов и задержек с за55

При 11рел»»>п 111>и амплитуды импульса данными для данного кодового интер- величпны 1 „(>1>гмле го порога) на выхоВаЛа, ПРИЧЕМ КажДЫй НЫЧИС>rrrтЕЛЬ ? 1 де компарл>орл 8 появляется импульс в определяет параметра> i.-го импульса 1ro rIPðeärrr М1 1 рс 111 у которого запускакода относительно последнего, При ется фор 1>11>с»л>тсли 10, Так как в мо1562974 мент времени t импульсом начального о установа триггер 7 был установлен

Н нулевое состояние, сигнал единичного уровня с его инверсного выхода через элемент ИЛИ 6 запрещает счетчи5 ку 9 счет тактовых импульсов, посту— пающих по тактовому входу селектора на счетный вход счетчика 9. По заднему фронту импульса с выхода форми10 ронателя 10 значение кода амплитуды с выхода преобразователя 5 и значе—

Ние кода временного интервала с выходов счетчика 9 (для первого импульса, поступающего в момент времени 1У 15 равное нулю) заносится н регистр 12, Одковременно по заднему фронту импульса с выхода формирователя l0 запускается формирователь 11, импульсом с выхода которого (по переднему фрон- 0 ту) триггер 7 устанавливается в едиНичное состояние, на его инверсном

Выходе устанавливается сигнал нуле вого уровня, который через элемент

ИЧИ б поступает на установочный вход 25 счетчика 9, разрешая последнему по окончании импульса малой длительности (длительность импульса выбирается из условия надежного обнуления счетчика) с выхода формирователя 11 счет импульсов, поступающих по тактовому

Входу. Кроме того, на инверсном выходе триггера 7 действие импульса уста, нона прекращается для вычислителей 2 и блока 3, и, тем самым, разрешается

Их работа. Импульс с выхода формирователя 11 поступает на тактовые входы

Вычислителей 2, блоков 3 и 4. данные из регистра 12 поступают в блоки 2 и 3.

При поступлении следующих импульсон сигнала процессы преобразования повторяются, Если после поступления какого-либо импульса на инАормационный вход сле45 дующий импульс не поступает за время, большее максимальной временной базы кода, то счетчик 9 продолжает счет импульсон до переполнения, с выхода P импульс переполнения поступает на второй вход. установки в нуль триггера 7, который возвращается в исходное

1нулевое ) состояние и. возвращает через элемент ИЛИ 6 в это же состояние счетчик 9, Вычислитель 2 работает следующим. образом (фиг, 3) . !

В исходном состоянии регистр 14 обнулен импульсом, поступающим на установочный вход. При включении н работу блока I импульс установа снимается. Так как регистр 14 обнулен, а по первому входу установки подается величина Т.+Л М, то на выходе

11 и больше компаратора 22 потенциал нулевого уровня, на выходе формирователя 24 отсутствует импульс, при этом коммутатор 15 установлен так, что на его выход коммутируется двоичный код, поступающий по первому информационному входу от блока l.

На входы сумматора 18 поступает значение кода от регистра 14 (ранное нулю н переходном состоянии) и код задержки от блока 1. По заднему фронту каждого импульса синхронизации. значение суммы переписывается в регистр 14, н котором накапливается сумма кодов задержки между импульсами S; =,+Г +,... При дос ижении этой суммой значения Т;-д(Я;(7„-+ Л на выходах соотнетстненно "Больше" и

"Меньше" компараторов 21 и 22 появляются сигналы уровня логической единицы. Если и значение кода амплитуды последнего импульса, поступающее по вторым информационным входам не превышает значений U -4

l1 где Ц,, П„ соответственно коды ;мплитуды первого и последнего импульсов, причем код U -д формируется на выхо1 1 дах сумматора 16, а код U. + и - на

t выходах сумматора 17, то на выходах компараторов 19 и 20 формируются сигналы логической единицы, а следовательно, и на выходе элемента И 23 тоже формируется сигнал логической единицы, который соответствует декодированию в принимаемом сигнале х-го временного интервала.

Возможен случай, когда при поступлении сигналов, отличных от ожидаемых кодовых, в регистре 14 появится значение Б.) Т. + Д, . В этом случае на М выходе Больше компаратора 22 формируется сигнал логической единицы, по фронту которого формирователь 24 формирует импульс,,на время действия которого коммутатор 15 установится таким образом, что на его выходе будет код, поступающий с третьих информационных входов (значение задержки второго импульса относительно первого импульса. в процессе суммирования).

Величина кода задержки с третьих информационных входов поступает в обратном коде, и на выходе сумматора 18 сформируется код разности (Я. — c ).

По заднему фронту импульса с выхода формирователя 24 величина (S. — |..)

1 i запишется н регистр 14, а коммутатор

15 по окончании этого же импульса переключится в исходное состояние. По заднему фронту импульса с выхода фор— миронателя 24 запустится формирователь 25 и с его выхода импульс сброса поступит на блок 3. При поступлении следующих импульсов и кодов процессы повторяются, Блок 3 работает следующим обра— зом {фиг.4).

В исходном состбянии (с момента времени и и до поступления первого импульса селектируемого сигнала) импульсом начального установа все регистры 30 обнулены.

При поступлении первого импульса в момент времени t на блок 1 снима| ется импульс устанона и по заднему фронту тактового импульса в разряды (k+1)...,(k+m) регистра 30, записывается значение кода амплитуды первого импульса, а в разряды 1...k — единицы, т.к. на входы D„t...,Ï подана постоянная "1". Состояние регистра

30 не изменяется, т,к. код задержки для первого импульса равен нулю. По поступлении второго импульса селектируемого сигнала по тактовому импульсу в разряды (k+1)Ä ..(1<+в) регистра 301 записывается значение его кода амплитуды, в разряды 1,...1с записывается "1", а н регистр 30 < записывается: в разряды 1,...k — "1", в разряды (k+1),...,(k+m) значение кода амплитуды первого импульса, в разряды (k+m+1),...,(k+m+n) — значение кода задержки второго импульса относительно первого. По поступлении последующих импульсов синхронизации происходит запись и сдвиг в регистрах

30;,...,30;. кодов параметров импульсов. На выходы блока 3, например, для первой позиции кода поступает {n+m)разрядный код параметров первого импульса, что обеспечивается сравнением состояний первых разрядов предыдущего и последующего регистров 30, причем, только при комбинации "1" н первом разряде предшествующего регистра 30

tt 11

| и 0 в первом разряде последующего регистра 30;,1 на выходе соответствующего элемента 28 „; эяпрета поI явится уровень логической "1", кото1562974

10 рый разрешит прохождение (m+n)-pя:— рядного кодл через коммутатор 29,и элемент ИПИ 2б. При поступлении им5 пульсон сброса на установочные Входы, например, на первый уста|гоночный вход оТ вычислителя 2, при ." ) т, + d, импульс сброса через элемент ? 7 г И

1, поступит на вход R, регистра 30; и установит его первый разряд н нулевое состояние.

На выходе элемента И 27 . установится сигнал "0", а на выходе элемента ?8| (. | запрета установится

1., которая разрешит прохождение кода параметров нторого импульса с выхода регистра 30;, через коммутатор 29 |;,1 и элемент ИЛИ 26, ня ! выходы блока 3. Таким образом, при

20 поступлении кодов параметров импульсон и импульсов синхронизации блок 3 обеспечивает выдачу на каждый из своих 1 выходов кода первого поступившего импульса. По поступлении им25 пульсов сброса код на выходах блока 3 выдается для второго и последующих импульсов и зависимости от количества и||пульсон сброса для кажперных, втОрых ныхОдон. При сдвиге (эяписи1 кодов параметров первого анализируемого импульса н регистр 30 Р значение кодов параметров импульсов из этого регистра 30 Вы Р дается через коммутаторы 29

Ф ...,29 1,, которые управляются зна35

11 11 ч е ни ем (и аличи ем) 1 н разрядах

1, . . ., k регистра 30

Блок 4 временной селекции работает следующим образом (фи г . 5 ) .

40 При поступлении на тактовый вход импульса синхронизации фо рмиро ва" тель 3 1 формир уе т импульс, длит ел ьность которого выбирается несколько б ольще вр еме ни нып олнения операций

45 и задержки В вычислителях 2 . По 3 аднему фронту импульса с выхода формир о н а т еля 3 1 э апуск ае т ся фо рми ро ватель 32, ог|редег|яющий длительность выходного сигналя, импульс с выхода которого Оступяет на стробирующий вход дешифряторя 33. При наличии на информационных входах дешифратора 33 сигналов с выходов вычислителей 2 на выходе geml«I>p |тора 33, соотнетстную55 UleM ДЕшифр||руf .мой КОДОВОЙ кОмбиняцииу формирует< я и 1п льс.

Селектор I.||ульсно-временного кода имеет ряс|в р нные функциональные воэможности II<> сравнению с известным

ll 1562974 12

За счет того, что декодирование раз в вы rncrrrr rелеи, вторые выходы вычислиличных групп импульсно-временных ко- тслеи соединены с одноименными инфордов обеспечивается сменой значений мационными вход ми блока временной установочных сигналов. селекции.

5 формулаизобретения

1. Селектор импульсно-временного ода, содержащий блок аналого-цифро-вого преобразования, информационный вход которого является информационным

1 ходом селектора, и блок временной селекции, выходы которого являются выходами селектора, о т л и ч а юп и и с я тем, что, с целью расширения области применения селектора за счет воэможности перестройки его временной базы и позиций импульсов кода, в него введены блок памяти и вычислители, первые и вторые входы уставок вычислителей являются соответственно первыми и вторыми входами ! уставок селектора, одноименные трет1ьи и четвертые вхОды уставок вычислителей объединены соответственно и являются третьими и четвертыми входамИ уставок селектора, тактовый вход„. входы уставки и вход начальной установки блока аналого-цифрового преобразования явпяются соответственно тактовым входом, пятыми входами уставок и входом начальной установки селектора, первый выход блока аналогоцифрового преобразования соединен с,тактовыми входами вычислителей, бпока временной селекции и блока памяти, вторые и третьи выходы блока аналого-цифрового преобразования сОединены с одноименными соответственно .первыми и вторыми информационными входами вычислителей и блока памяти, четвертый выход блока аналогоцифрового преобразования соединен с установочными входами вычислителей и первым установочным входом блока памяти, первые выходы вычислителей соединены с одноименными вторыми устанбвочными входами блока памяти, первые и BTopbIB выходы которого соединены соответственно с одноименными третьими информационными входами и одноименными пятыми входами уставок

2. Селектор по и. 1, о т л и ч а ю шийся тем, что вычислитель содержит элемент ИЛИ, регистр, коммутатор, сумматоры, компараторы, элемент И и формирователи импульсов, выход первого формирователя импульсов соединен с входом второго формирователя импульсов, управляющим входом

15 коммУтатора и первым входом элемента ИЛИ, выход которого соединен с тактовым входом регистра, выходы регистра соединены с одноименными первыми входами первого,. второго компараторов и первого сумматора, выходы коммутатора соединены с одноименными вторыми входами первого сумматора, выходы которого соединены с одноименными информационными входами регистра, выходы второго и третьего сумматоров соединены с одноименными первыми входами соответственно третьего и четвертого компараторав, выходы первого, третьего, четвертого компа30 раторов и первый выход второго компаратора соединены соответственно с первым, вторым, третьим и четвертым входами элемента И, второй выход второго компаратора соединен с входом первого формирователя импульсов, второй вход элемента ИЛИ, вход установки в "О" регистра, первые информационные входы коммутатора, вторые входы третьего и четвертого компараторов, 4g вторые информационные входы коммутатора, вторые входы второго, первого компараторов, первые входы второго, третьего сумматоров и вторые входы второго и третьего сумматоров являют45 ся соответственно тактовым входом, установочным входом, первыми, вторыми„ третьими информационными входа1 ми, первыми, вторыми, третьими и четвертыми входами уставок вычисли5О теля, выходы второго формирователя импульсов и элемента И являются соответственно первым и вторым выходами вычислителя, 15(>297 i

15629 74

Составитель M. Никуленков

Редактор Л. Зайцева Техред Л.Олийнык Корректор 11. Самборская

Заказ 1068

Тираж 653! Ü!ïøñ ное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская на0 ., д. 4/5

Производственно-издательский комбинат "!1атент", i . Ужгород, ул. Гагарина, !01