Микропрограммное устройство управления

 

Изобретение предназначено для использования в вычислительной технике при создании устройств ввода-вывода, аппаратуры сопряжения, измерительной и бытовой техники. Цель изобретения - повышение быстродействия устройства при многофункциональном использовании разрядов блока памяти микрокоманд и синхронизации признаков условий. Устройство содержит мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, узел формирования адреса микрокоманд, блок памяти, буферные регистры, первый и второй элементы НЕ, элемент И, элемент И-НЕ. Цель достигается тем, что первый и второй буферные регистры, первый и второй элементы НЕ, элемент И-НЕ, элемент И позволяют совместить во времени функции предварительного буферирования разрядов блока памяти микрокоманд и синхронизации признаков условий. 3 ил.

союз совятсних социАлистичвсних

РЕСПУБЛИН

09) (И) А1 ц ) G 06 F 9/22 .;.l »,: - . :.

gP). g 1 4 ..

; г„", ;., ГОСУДАРСТВЕННЫЙ НОМИТЕТ пО изовРетениям и ОтнРытийм

ПРИ ГКНТ СССР (21) 4385184/24-24 (22) 29 ° 02, 88 (46) 15. 05.90. Бюл. Ф 18 (72) В.А.Варавка (53) 681. 3 (088. 8) (5 6) Мик Дж., Брик Дж. Проектирование микропроцессорных устройств с разрядно-модульной организацией.

М.: 1984, с. 26, рис, .2.3.

Авторское св иде тель ство CC CP

Р 1322281, кл. G 06 Е 9/22, 1987. (5 4) МИКРОПРОГРАММНОЕ УСТРОЙСТВО

УПРАВЛЕ НИЯ (57) Изобретение предназначено для использования в вычислительной технике при создании устройств ввода-вывода, аппаратуры сопряжения, измерительной и бытовой техники. Цель изо-.

Изобретение относится к вычислиI тельной технике и может быть использовано при создании широкого класса средств: устройств ввода-вывода, аппаратуры сопряжения, измерительной и бытовой техники.

Цель изобретения — повышение быстройдействия устройства при многофункциона:::ном использовании разрядов блока памяти микрокоманд и синхронизации признаков условий.

На фиг. 1 представлена функциональная схема микропрограммного устройства управления;.на фиг. 2— временные диаграммы работы устройства; на фиг. 3 — временные диаграммы работы устройства при условных переходах.

2 бретения — повышение быстродействия устрой ства при многофункциональном ислользовании разрядов блока паляти микрокаманд и синхронизации приз-. наков условий. Устройство содержит мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ

ИЛИ, узел формирования адреса микрокоманд, блок памяти, буферные регистры, первый и второй элементы НЕ, элемент И, элемент И-НЕ. Цель достигается тем, что первый и второй буферные регистры, первый и второй элементы НЕ, элемент И-НЕ, элемент И позволяют совместить во времени функции предварительного буферирования разрядов блока памяти микроко" манд и синхронизации признаков условий. 3 ил.

Устрсйство (фиг. 1) содержит мультиплексор 1, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 2, вход 3 синхронизации устройства, узел 4 формирования адреса микрокоманды (УФАМ), блок 5 памяти микрокоманд, группу 6 дешиф-. раторов, выход 7 поля микроопераций блока 5 памяти микрокоманды, выход 8 микроопераций устройства, выход 9 по- лей логических условий и кода операции блока 5 памяти микрокоманд, выход 10 первого дешифратора группы 6 дешифраторов, первый буферный регистр 11, второй буферный регистр 12, первый элемент HE 13, второй элемент НЕ 14, элемент И-HE 15, элемент И 16, выход 17 первого разряда первого буферного регистра 11, 15646? 1 ход 18 логических условий устройста, вход 19 сброса (установки в "0") стройства, выход 20 с второго по

-й разрядов первого буферного ре.Гистра, выход 21 (Р+1)-го разряда

Первого буферного регистра, выход 22 (P+2)-го разряда первого буферного ! регистра, выход 23 с первого по ,(Р-1)-й разрядов второго буферного регистра, выход 24 (P+ i) -го разряда второго буферного регистра, вход 5 правления мультиплекора 1, вход 26 тробирования мультиплекcîðà 1, призак 27 инверсии условия поля логи) еских условий блока памяти микрсксанд, вход 28 с первого по Р-й pa" ядов первого буферного регистра, ходы 29 и 30 (Р+2)-ro и (Р+ 1)-гс азрядов первого буферного регистра и вход 31 сброса первого буферног: егистра.

К особенностям устройства Отнсситф.я следующее.

Рахряды управляющей памяти, под включенные к мультиплексору условий,„

1 хеме управления полярностью усло1 ия, схеме выбора источника адреса ледующей микрокоманды и управлени.::

1 аботой стека, не используются при и орсировании адреса перехода, при управлении -внешними цепями. .Зто приводит к увеличению объема anna)>aTypbl, расширяющей разрядность поля управляющей памяти,и увеличению трудоемкости проектирования в части

1 азработки микропрограммного обеспе-чения.

В различной аппаратуре, где при-. менимо предлагаемое устройство, воз40 можно подключение сигналов условий, асинхронных пО ОтнОшении к тактОвОй частоте устройства. При их анализе беэ предварительной синхронизации

Возникают гонки в схеме управления .текам и выбором HcTo÷írnra адреса что приводит к сбоям в работе устройства. Возможность предварительной синхронизации сигналов условий до мультиплексирования, т.е. за лределами устройства, связана с аппаратными затратами, объем которых зависит ст количества анализируемьп: сигналов условий, Реализация требования многофункционального исполь1ования:разрядного поля блока памяти микрокоманд обязательно приводит

Ef задержке во времени, так как необходимо организовывать предваритель- ное буферирование считываемых из него констант, Синхронизация внутри устройства сигналов условий, асинхронных по отношению к его тактовой частоте, дополнительно увеличивает временную за †. держку устройства, т.е. снижает его быстродействие.

Узел 4 может быть реализован На микросхеме 1804ВУ1.

Устройство работает в двух режимах. либо осуществляет последовательную выборку микрокоманд (основной режим), либо реализует условный (безусловный) переход.

Работа в тси или ином режиме огределяется сигналами устанавливае7 мь?ми BTopbJM буферным peгис ; рОМ 12 .на входах кода операции УФАМ. Ial:,. сигналы 23 выбирают в качестве источника адреса следующей микрокоманды или внутренний счетчик микрокоманд (CNK) или регистр адреса

УФАМ, или внутренний стек УФАМ, или шину данных, подкл:оченную к входам УФАМ, определяют режим работы сс стеком. В основном режиме разряды / блока 5 памяти иикрсксманд> стрсбированные тактовой частотой, вырабатывают в группе 6 дешифраторов одну или несколько микрсслераций 8,. которые в "сопровождении разрядов 9 блока памяти микропрограмм выдаются во внешние устройства. Микрооперации 8 записывают в регистры внешних устрОйств кодОвые константы разрядов 9 в соответствии с определенным алгоритмом, в результате чего и производится функция управления

В этом режиме второй буферный реги"тр 12 устанавливают на управляю.Цих входах УФАМ сигналы, соответствующие отключенному стеку, и выбирает СМК в качестве источника адреса следующей микроксманды.

Работа на втором режиме осущес-,в.ляется при необходимости обе пече ния выборки подлежащей выполнению микрокоманды, не являющейся очередной командой,последовательности, з зависимости от условия или без него.

Данный переход происходит за два такта синхронизирующей частоты. В первом такте в группе 6 дешифраторов вырабатывается микроопера-" ция 10, подключенная к первому буферному регистру 11 0днсвременно

1564621

5 !

15

5 разряды 9 блока памяти микрокоманд селектируют необходимое условие в мультиплексоре 1, выбирают

его необходимую полярность в элементе 2. Часть разрядов 9 блока памяти микрокоманд подключена к гервому буферному регистру 1 1. Они содержат

- информацию о предлагаемом источнике адреса перехода и режиме работы . стека УФАИ. Посредством микроопера-ции 10 в первом буферном регистре 1 1 синхронизируется селектированное условие и в зависимости от его полярности предварительно запоминаются (или не запоминаются) информационнонесущие разряды блока памяти микрокоманд. Однако после первого такта выходы второго буферного регистра остаются без изменений. Собственно сам переход, осуществляется . после окоччания второго такта, когда второй буферный регистр 12 устанавливает на входах УФАИ код нового источника адреса микрокоманды. В течение второго такта разряды 9 блока памяти микрокоманд должны содержать адрес перехода, если предусматрива= ется в качестве источника адреса выбрать внутренний регистр адреса

УФАИ. Как видно из функциональной схемы, разряды 9 блока памяти микрокоманд подключены к входам внутреннего регистра адреса УФАМ. 3апись в. этот регистр всегда разрешена. ОДнако в режиме последовательной выборки микрокоманд записанные в регистр адреса разряды 9 блока памяти микрокоманд никакой функциональной нагрузки не несут.

По окончании второго такта второй буферный регистр 12 устанавливает на своих выходах сигналы, соответствующие режиму последовательной выборки. Далее все повторяетоя.

Работа в обоих режимах пояснена временными диаграммами на фиг. 2.

Таким образом, разряды 9 блока памяти микрокоманд используются в трех основных функциях микропрограммного устройства управления, разнесенных во времени. Они участвуют в управлении внешними устройствами, подготовке источника адреса перехода в зависимости от условия, в формировании самого адреса перехода.

Таким образом реализуется многофунк-: циональное использование разрядов блока памяти микрокоманд.

Перед началом работы устройство устанавливается в исходное состояние сигналом "Сброс" отрицательной полярности. Этот сигнал проходит через элемент И 16, поступает на установочный вход регистра 11„ обнуляет его выходы. Ближайшим положительным перепадом тактовой частоты состояние регистра 11 переписывается в регистр 12. В результате

УФЛИ начинает работать в режиме последовательной выборки микрокоманд с отключенным стеком. Предположим, что Возникла необходимость осуществления условного перехода.

Б первом такте разряды 9 блока памяти микрокоманд работают следующим образом. Разряды 25 логических условий из поля 9 селектируют в мульTHIIJIEI îðå 1 нужный сигнал условия, разряд 26 стробирования мультиплексора из поля логических условий разблокирует этот мультиплексор (при безусловном переходе он его блокирует), разряд 27 адаптирует селектированный сигнал условия так, что его подтверждение было отрицательной полярности. Разряды 28 кода операции несут информацию о выборе источника адреса перехода и режима работы стека на случай, если сигнал условия подтвердится. В этом же такте группа 6 дешифраторов вырабатывает микрооперацию 10. Допустим, что селектируемый сигнал условия не подтвертдается. Тогда на входе

29 регистра 11 в первом такте появляется высокий потенциал (на вход 30

40 регистра 1. в первом такте подключен высокий уровень). Иикроопера» i. ция 10 записывает положительным перепадом н регистр 11 подключенные к информацион ым входам сигналы, .в том числе и сигнал условия, осуществляя его синхронизацию. Однако появившийся на выходе 23 потенциал высокого уровня после инвертирования в элементе 14 HE II прохождения

50 через элемент И 16 снова устанавлива ет регистр 11 в исходное состояние.

Регистр 11, установившись в исходное состояние, восстанавливает на своем установочном входе высокий потенциал. Во втором такте выходы регистра 11 переписываются в регистр 12, но никаких изменений на входах УФАИ не происходит.

1564 б21

Условный перепад не состоялся.

МИкропрограммное устройство управле-, ния по прежнему работает в режиме последовательной выборки с отклю5 ченным стеком. На фиг. За приведена временная диаграмма условного перехода для случая с неподтвержденным сигналом условия.

Допустим, что селектируемый сигнаал условия подтверждается и преду сматривается переход по содержимому внутреннего регистра адреса

У . Тогда микрооперацией 10 на выходе 23 регистра 11 записывается ни экий потенциал„ В этом случае регистр I1 не устанавливается в исходное состояние. Выходы 17 и 20 сохраняют записанный код для УФАМ. На вь ходе 21 устанавливается высокий уровень. Этот же потенциал устанавлИвается на втором входе элемента 1 i.

Во втором такте выходы регистра I1 переписываются в регистр 12, а разря-! дь 9 блока памяти микрокоманд, со- 25 держащие адрес перехода, записываются ! в регистр адреса УФАМ. В третьем такте источником адреса выбираемой мнкрокоманды уже явлчется регистр eñà УФАМ (с занесенной в него З0 информацией).

Условный переход состоялся. Сразу после окончания второго такта на выхоце элемента 15 появляется сигнал отрицательной полярности, так как

HBi выходах этого элемента подготовлены положительные потенциалы.

В результате на установочный вход регистра 11 проходит сигнал, устанавливающий его в исходное сос-. тояние. Выход 21 принимает нулевое значение, тогда сигнал 31 .восстанавливает свою положительную полярность ° На фиг Зб приведена. Времен 45 ная диаграмма условного перехода для случая с подтвержденным сигналом условия.

Особенность работы устройства заключается в том, что синхронизация и анализ признака условия происходят одновременно с предварительной буферизацией на первом буферном регистре разрядов блока памяти мик55 рокоманд, что исключают дополнительные временные задержки для реализаций этих функций и увеличивает быстродействие работы устройства.

Формула изобретения

Микропрограммное устройство управления, содержащее мультиплексор, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, узел формирования адреса микрокоманды, блок памяти микрокоманд, группу дешифраторов, причем выходы поля логических условий, признака анализа условий и признака инверсии условий блока памяти микрокоманд соединены соответственно с управляющим стробирую-, щим входом мультиплексора. и с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы полей логических условий и кода операции блока памяти микрокоманд и признаков анализа условий и инверсии условий соединены с первым информационным входом узла формирования адреса микрокоманды и являются первым информационным выходом устройства, выход поля микроопераций блока памяти микрокоманд соединен с информационными входами дешифраторов группы, выходы которых являются вторым информационным выходом устройства,-выход мультиплексора соединен с вторым входом элемента ИСКЛЮЧАЮ1ЦЕЕ ИЛИ, информационный вход мультиплексора подключен к выходу логических условий устройства, второй информационный вход узла формирования адреса микрокоманды соединен с входом кода операции устройст-.. ва, вход синхронизации узла формирования адреса микрокоманды и входы стробирования дешифраторов группы подключены к входу синхронизации устройства, вход установки в "0" узла формирования адреса микрокоманды подключен к входу установки устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устрочства за счет совмещения во времени операций по буферировапию считываемых из блока памяти микрокоманд с синхронизацией и анализом признаков условий, в него введены первый и второй буферные регистры, первый и второй элементы

НЕ, элемент И-НЕ, элемент И, причем выход поля кода операции блока памяти микрокоманд соединен с 1-ro no

Р-й (где P — - разрядность кода операции) информационными входами первого буферного регистра, первый разряд выхода первого буферного регистра соединен с входом первого элемента

15б4621

8оиодвзруияы деаиррааороб

НЕ, выход которого соединен с первым информационным входом буферного регистра, со второго но (Р+2)-й разряды выхода первого буферного ре5 гистра соединены с второго по (P+2)-й информационными входами второго буферного регистра, с первого о Р-й разряды выхода которого соединены с входами кода операции узла формирования адреса микрокоманды (Р+1)-й информационный вход первого буферного регистра соединен с потенциалом логической единицы устройства, (Р+1)-й разряд выхода первого буферного регистра соединен с первым входом элемента И-НЕ, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с (Р+2)-м .информационным входом первого буферного регистра (Р+2) -й разряд выхода первого буферного регистра, соединен с входом второго элемента НЕ, выход которого соединен с первым входом элемента И, выход которого соединен с входом установки в "0 первого буферного регистра, первый выход первого дешифратора группы соединен с входом синхронизации первого буферного регистра, выход элемента И-НЕ соединен с вторым входом элемента И, третин вход элемента И соединен с входом .становки устройства, вход синхро низации второго буферного регистра соединен с входом синхронизации устройства.

1564621

f/0

Составитель А.Сошкин

Техред М.Дндык Корректор Н.Ревская

Редактор А.Огар

Заказ 1160 Тираж 565 Подписное

ВНИИПИ Гос;дар .твенногс комитета по изобретениям и открытиям при ГКНТ СССР

113035, 21осква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 102