Устройство адресации оперативной памяти

 

Изобретение относится к вычислительной технике и предназначено для реализации простого взаимодействия с оперативной памятью микропроцессорных систем. Цель изобретения - уменьшение аппаратурных затрат. Устройство содержит генератор адреса, выполненный, например, в виде счетчика 3 адреса, который формирует адреса для блока 4 памяти чередующихся адресов данных и кодов операции. Младший разряд счетчика 3 позволяет стробировать ключи адреса данных 5 и кода операции 9 поочередно в противофазе, что достигается введением элемента НЕ 12. Один разряд кода операции используется для выбора поля данных в оперативной памяти 6 с помощью коммутатора 11 данных. Данные, выбранные на первом шаге тактирования счетчика 3, поступают на информационный вход-выход процессора 10 вместе с кодом операции, выбранным на втором шаге. Коммутатор 11 позволяет адресовать до 512 переменных при использовании одного байта для адресации памяти 6. 2 з.п.ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5l) 5 С 06 Р 12/00, 9/34

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ь

Я1 Л Ы T

I пi слм, ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (89) DD/2406 11 (48) 28. 05 . 87 (21) 7774235/24-24 (22) 21 ° 07.86 (31) WP С 06 F/280200 (32) 02..09.85 (33) DD, (46) 15 .05.90. Бюл. М 18 (71) ФЕБ ЭРФУРТ. ЭЛЕКТРОНИК "Фридрих

Энгельсн (DD) (72) Клаус Ирйгер, Герхард Вайсбах, Хельмут Кеснер и Эрих Маут (DD) (53) 681.325(088.8) (54) УСТРОЙСТВО АДРЕСАЦИИ ОПЕРАТИВНОЙ ПАМЯТИ (57) Изобретение относится к вычислительной технике и предназначно для реализации простого взаимодействия с оперативной памятью микропроцессорных систем. Цель изобретения — уменьшение аппаратурных затрат. Устройство

„„Я0„„1564633 А 1

2 содержит генератор адреса, выполненный, например, в виде счетчика 3 адреса, который формирует адреса для блока 4 памяти. чередующихся адресов данных и кодов операции. Младший разряд счетчика 3 позволяет стробировать ключи адреса данных 5 и кода операции 9 поочередно в противофазе, что достигается введением элемента НЕ 12.

Один разряц кода операции используется для выбора поля данных в оперативной памяти 6 с помощью коммутатора 11 данных. Данные, выбранные на первом шаге тактирования счетчика 3, поступают на информационный вход-выход процессора 10 вместе с кодом операции, выбранным на втором шаге. Коммутатор

11 позволяет адресовать да 512 переменных при использовании одного байта. для адресации памяти 6 2 з.п. ф-лы, 1 ил.

1564633

Изобретение относится к вычислительной технике и предназначено для реализации простого взаимодействия с оперативной памятью микропроцессорных систем.

Известно устройство для адресации оперативной памяти (авторское свидетельство СССР ¹ 401997, кл. С 06 F 9/00„ 1971), которое поtQ зволяет адресовать данные и команды, хранящиеся в оперативной памяти, однако требует больших аппаратурных затрат для реализации.

Цель изобретения — уменьшение аппаратурных затрат.

На чертеже схематически представлено включение устройства в состав системы, содержащей, по крайней мере, процессор 10 и оперативную память 6. Устройство содержит генератор адреса который может быть выI

9 полнен в виде счетчика 3 адреса, блок

4 памяти чередующихся адресов данных и кодов операции, ключ 5 адреса данпых, ключ 9 кода операции, коммутатор

11 данных и элемент НЕ 12. Цифрами у линий связи на чертеже обозначена разрядность шин. Цепи тактирования и записи чтения, а также схемы буферирования сигналов на чертеже не показаны и определяются конкретной реализацией изобретения.

В блоке 4 записываются чередующиеся адреса данных и кодов операций.

Причем один разряд кода операции ис35 пользуется для кодирования поля данных„ считываемого или записываемого в памяти 6. Этот разряд используется для управления коммутатором 11 дан-ных, В предлагаемом варианте реализации ключи 5 и 9 работают поочередно в противофазе, что достигается подключением управляющих входов ключей непосредственно (для ключа 5) и

45 через элемент НЕ 12 (для ключа 9) к выходу младшего разряда счетчика 3 адреса. устройство работает следующим об 0 разом.

На первом mare из блока 4 считывается первый байт — адрес данных, который через. открытый ключ 5 передается на вход адреса оперативной памяти 6. В это время ключ 9 эаблокиро- 5 ван инверсным управляющим сигналом с выхода счетчика 3 и первый байт не может попасть в процессор 10.

На втором шаге иэ блока 4 считывается второй байт — код операции, который в связи с изменением значения младшего разряда счетчика 3 передается через открытый ключ 9 в процессор !

0 и одним разрядом управляет коммутатором I!. Ha информационный входвыход процессора 10 поступают данные, содержащиеся в памяти 6 по указанному на первом шаге адресу. Выбор поля данных осуществляется коммутатором 11.

Таким образом, за два обращения к памяти 6 в процессоре 10 появляются код операции и данные, подлежащие обработке.

На третьем шаге результат обработки может быть записан иэ процессора

10 в память 6. При этом для хранения входных и выходных переменных может использоваться первое поле данных в памяти 6, а для хранения промежуточных значений — второе поле данных.

В результате эа два обращения к памяти оказывается возможным адресовать до 512 переменных в памяти 6 и сформировать код операции при использовании восьмиразрядного блока 4.

Формула и з о б р е т е н и я

i. Устройство адресации оперативной памяти, содержащее генератор адреса, ключ адреса данных и ключ кода операции, о т л и ч а ю щ е е с я тем, что, с целью уменьшения аппаратурных затрат, оно содержит блок памяти чередующихся адресов данных и кодов операции, адресный вход и выход которого соединены с выходом генератора адреса и с поразрядно объединенными информационными входами ключей адреса данных и кода операции соответс,твенно, двунаправленный коммутатор данных, первый, второй и третий информационнь!е входы-выходы которого являютея входами-выходами устройства. для подключения к информационному входу-выходу процессора и к первому и второму информационным входам-выходам оперативной памяти соответственно, выходы ключей адреса данных и кода операции являются выходами адреса данных и кода операции устройства соответственно, управляющий вход двунаправленного коммутатора данных

1564633 динен с управляющим входом ключа кода операции.

Составитель А. Ушаков

Техред M.Õoäàíè÷ Корректор В.Кабаций

Редактор М. Келемеш Заказ .1161

Тираж 563

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям прп ГЕНТ СССР

1 13035 Иосква, Ж-35, Раушская наб ., л . 4 /5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101 подключен к соответствующему разряду выхода ключа кода операции.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что оно содержит элемент НЕ, вход которого является управляющим входом устройства и соединен с управляющим входом ключа ðåñà данных, выход элемента HE coe3. Устройство по пп . 1 и 2, о т

5 л и ч а ю щ е е с я тем, что генератор адреса выполнен в виде счетчика, выход младшего разряда которого соединен с управляющим входом устройства .