Устройство для подключения устройств ввода-вывода к многосегментной магистрали

 

Изобретение относится к вычислительной технике, может быть применено в системах телеобработки и сетях ЭВМ, построенных на базе технических средств Единой системы ЭВМ, для обмена информацией между абонентами и ЭВМ или между двумя ЭВМ по каналам передачи данных и является усовершенствованием изобретения по авт.св. N1272336. Цель изобретения - повышение коэффициента использования оборудования устройства. Это достигается введением в устройство дополнительных связей между блоком сканирования каналов передачи данных, памятью и регистром адреса. 1 з.п.ф-лы, 11 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

cs )s С 06 F 3/10

Г ЕИ03МЯ

ПЕ1:1!Т! ."1: i -. ЛЕСКАМИ

Е;.,БЛ! !.,,A

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

flPH ГКНТ СССР (61) 1272336 (21) 4345867/24-24 (22) 18 ° 12.87 (46) 15.05.90. Вюл. ¹ 18 (72) Д.В.Авдеев, А.В,Антипова, И.А.Палей и М.В.Полещук (53) 681.3(088.8) (56) Авторское свидетельство СССР № 1272336, кл. G Об F 13/10, !985. (54) УСТРОЙСТВО ДЛЯ ПОДКЛЮЧЕНИЯ

УСТРОЙСТВ ВВОДА-ВЫВОДА К МНОГОСЕГМЕНТНОЙ МАГИСТРАЛИ (57) Изобретение относится к вычислительной технике, может быть примеИзобретение относится к вычисли- тельной технике, может быть применено в системах телеобработки и сетях

ЭВМ, построенных на базе технических средств Единой системы ЭВМ, для обмена информацией между абонентами и электронной вычислительной машиной или между электронными вычислительными машинами по каналам передачи данных, и является дополнитель-. ным к авт,св, ¹ 1272336, Цель изобретения — повышение коэф" фициента использования оборудования, На фиг,l представлена блок-схема устройства; на фиг ° 2 — схема блока сканирования каналов передачи данных; на фиг.3 — схема линейного адаптера; на фиг.4 — схема блока обработки адресов и данных; на фиг.5 — схема блока связи; на фиг.б — схема узлов связи с блоком отображения„ на

„„Я0„„1564638 А 2 неко в системах телеобработки и сетях ЭВМ, построенных на базе технических средств Единой системы ЭВМ, для обмена информацией между абонентами и ЗВМ или между двумя ЭВМ по каналам передачи данных и является усовершенствованием изобретения по авт.св, ¹ 1272336. Цель изобретения — повышение коэффициента использования оборудования устройства. Это достигается введением в устройство дополнительных связей между блоком сканирования каналов передачи данных, памятью и регистром адреса.

1 з и, ф лы, 11 ил. фиг,7 — схема узла синхронизации связи с блоком отображения; на фиг,8 схема 6:;ока контроля и задания частоты обмена; на фиг,9 — схема блока Q3 синхронизации, на фиг,10 — схема бло- ф ка переключения каналов ЗВМ; на фиг. .-1 — схема блока связи с памятью, ф

Устройство содержит (фиг,l) блок

1 обработки адресов и данных, память р

-2, регистр 3 следующего адреса, регистр 4 адреса, блок 5 связи, блок

6 сканирования каналов передачи данных„ блок 7 отображения,.узел 8 связи с блоком отображения, узел

9 синхронизации связи с блоком отображения, блоки 10 контроля и задания Ьь) частоты обмена, блок ll синхронизации, двунаправленные коммутаторы 12 обмена, линейные адаптеры 13, блок

14 переключения каналов ЭВМ, блок

15 связи с гамятью, дополнительпуN

1564 638 память 16, выходы 17 и входы 18 данных линейных адаптеров, выход 19. и вход 20 устройства, соединенные с каналом ввода-вывода первой ЭВМ, выход 21 и вход 22 устройства, соедиценные с каналом ввода-вывода второй

".IBl"I, Блок 6 сканирования каналов передачи данных (фиг, 2) содержит дешифра . I0 тор 23, регистр .24 передачи данных„ регистр 25 вывода, счетчик 26 адреса, буферный регистр 27 адреса, регистр

28 запомненного адреса, мультиплексор

29, управляющую память 30, буферную память 31> коммутатор 32, регистр

33 адреса, первый рабочий регистр

34, второй рабочий регистр 35, регистр 36 адреса памяти, регистр 37 ввода, регистр 38 приема данных, генератор 39 импульсов, делитель 40 тактов„ линии 41-Sl входов и выходов блока 6, Линейный адаптер 13 (фиг.З) соде.ржит первый 52 и второй 53 регистры, мультиплексор 54, первый 55 и второй

56 фронтовые триггеры,,статический триггер 57, коммутатор 58, счетный триггер 59, третий 60, четвертый

61 и пятый 62 фронтовые триггеры, линии 63-69 входов и выходов линейного. адаптера 13, Блок 1 обработки адресов и данных (фиг,4) содержит регистр 70 команд, регистр 71 данных, узлы 72 и 73 регистров, дешифратор 74, коммутаторы

75 и 76, арифметический узел 77, Блок 5 связи (фиг.5) содержит дешифратор 78, элемент И 79, узел 80 элементов И, регистр 81 адреса, регистр 82 состояния, регистр 83 управления, буферную память 84, регистр

85 команд, узел элементов И 86, управляющий вход 87, управляющий выход 88, информационно-управляющий вход 89, адресный выход 90 информационноуправляющий выход 91, информационный выход 92, информационный вход 93, Узел 8 связи с блоком отображения (фиг.б) содержит счетчик 94, группу регистров 95, селектор-мультиплексор

96, дешифратор 97, информационно-индикаторный вход 98, тактовый вход 99, установочный вход 100, управляющий вход 101, информационнык вход 102, 55 информационный выход 103, информационно-индикаторный выход 104.

Узел 9 синхронизации связи с бпоком отображения (фиг„7) содержит генератор 105 импульсов, триггеры

106 и 107, дешифратор 108, группу регистров 109, элементы И 110, 111, счетчик 112, элемент И 113, селектормультиплексор 114, индикаторный вход

115-, информационный вход 116, синхровыходы 117-119„информационный выход

120, индикаторный выход 121.

Блок 10 контроля и зацация частоты обмена (фиг ° 8) содержит переключатель

122, дешифратор 123, сумматор 124 по модулю два, элементы НЕ (инверторы)

1?5, сумматоры 126 по модулю два, триггеры 127, триггеры 128, элементы

ИЛИ 129 и 130, адресный вход 131, упр авл яющ ий в ход 1 32, к он тро ль ный вход 133, тактовый вхоц 134, адресный выход 135, контрольный выход 136, управляющий выход 3 7, Блок 11 синхронизации (фиг,9) содержит узел 138 запуска тактов, распределители 139 и 140, узел 141 формирования синхроимпульсов, узел 142 сравнения, Блок 14 переключения каналов ЭВМ (фиг,10) содержит наборные поля 143 и 144, схемы 145 и 146 сравнения, элементы ИЛИ-HE 147 и 148, элементы

И 149, узлы элементов И 150-153, элемент И 154, триггеры 155, элемент

ИЛИ 156, триггер 157, разрешающий вход IS8, управляющий вход 159, упрак ° ляющий выход 160, Блок 15 связи с памятью (фиг.ll) содержит дешифратор 161, первый 162 и второй 163 регистры сдвига, регистр

164 управления и регистр 165 состояния, буферную память 166, мультиплек-. сор 167, информационно-управляющий вход 168, информационно-управляющий выход 169„ адресно-информационный выход 170„ адресно-информационный вход 171.

На фиг,! и 4 показаны также линии

172-185 входов и выходов блока

Устройство может функционировать совместно с ЭВМ в локальном и удаленном режимах, В локальном режиме устройство логически подключается к каналу вводавывода выбранной ЭВМ. При передаче данные из ЭВМ поступают через блок 14 в блок 5, откуда переписываются в режиме прямого доступа в память 2, Из памяти 2 данные также в режиме прямого доступа пересылаются в блок. 6.

После передачи блока данных блок 6

1 вызывает прерывание программы управ1564638

55 ления, rro которому программа управления либо завершает передачу, либо определяет следующий блок данных в памяти 2, который пересылается в блок 6, который осуществляет параллельно-последовательное преобразование данных и побитно передает их через коммутатор 12 в линейный адаптер 13, откуда данные поступают в канал передачи данных. При приеме данные из канала передачи данных поступают в ЭВМ в обратном порядке, Если во время обмена данными произошел отказ ЭВМ, то блок 14 обеспечивает автоматическое переключение на резервную 3ВМ, тем самым значительно повышая живучесть системы. Блок 15 т дополнительная память 16 в обмене данными между ЭВМ и каналами передачи данных не участвуют, В целях диагностики, а также в случае отказа устройства блок 15 и дополнительная память 16 обеспечивают загрузку в память 2 внутренних функциональных тестов, хранящихся на магнитном носителе. Выполнение внутренних функцио:BJIbHbrx тестов позволяет проверить работоспособность устройства и в случае отказа локализовать неисправность, В удаленном режиме устройство располагается на значительном удалении от ЭВМ и соединяется с помощью канала передачи данных, выполняющего роль канала концентрации данных, с другим устройством, работающим в локальном режиме. Поток данных при этом описы- вается следующим образом. Устройст-. вом, работающим в удаленном режиме, принимаются данные из каналов передачи данных и записываются программой управления в память 2, Далее программа управления считывает данные из памяти 2 и передает их через блок 6 в канал концентрации данных.

Из канала концентрации данных данные принимаются устройством, работающим в локальном режиме, и передаются в

3ВМ. Передача из ЭВМ осуществляется в обратном порядке ° Блок 15 и дополнительная память 16 обеспечивают загрузку устройства, работающего в удаленном режиме, программой, загружающей рабочую программу управления иэ

3ВМ по каналу концентрации данных, а также загрузку внутренних функциональных тестов для диагностики устройства, 6

Устройство работает следующим образом.

При приеме данные иэ канала псредачи данных поступают на вход данных одного из линейных адаптеров 13 (фиг, I 3) .

По фронту тактовой частоты, определяющей скорость обмена и поступающей на тактовый вход 64 линейного адаптера 13, из блока 10 контроля и задания частоты обмена первый бит данных, принимаемых из линии, записывается в триггер 6 1 и при этом сбрасывается счетный триггер 59 ° По следующему фронту тактовой частоты счетный триггер 59 установится и сигнал с его выхода вызовет перепись первого бита данных из триггера 60 в триггер 61 и запись в триггер 62 второго бита данных, принятых из линии.

При этом установится триггер 57. который указывает HG прием двух битов данных. Для обеспечения нормальной работы задержка на элементе 59 должна быть меньше. задержки на элементе

60, чтобы первый бит данных из триг-. гера 60 переписался в триггер 61 прежде, чем изменится значение триггера

60. При обрашении блока 6 сканирова ния каналов передачи данных к данному линейному адаптеру 13 сигнал с выхода триггера 57 и биты данных из триггера 6) и триггера 62 через коммутатор 58 поступят на информацион.ный выход 68 линейного адаптера 13, Прием последующих битов данных иэ канала связи происходит аналогично, По третьему фронту тактовой частоты в триггер 60 записывается третий бит данных и сбросится счетный триггер

59, по четвертому фронту тактовой частоты произойдет запись третьего и четвертого битов данных соответственно в триггеры 61 и 62 и установится триггер 57. При следующем обращении блока 6 сканирования каналов передачи данных к цанному линейному адаптеру 13 опять сигнал с выхода триггера 57, указывающий на прием двух ",;èòîâ, и биты данных через коммутатор 58 поступят на информационный выход 68 линейного адаптера 13.

Чтобы обеспечить нормальный прием данных блок 6 сканирования каналов передачи данных должен блокировать прием битов данных в случае отсутствия сигнала, указывающего на прием двух битов, и при нлшчии его сбрасы7 1564638 8 вать триггер 57 путем подачи на его вход сброса сигнала через информационно-управляющий вход 63 линейного адаптера 13, С информационного выхода 68 выбранного линейного адаптера 13 через двунаправленный коммутатор 12 обмена биты данных поступают на первый информационный вход 43 блока 6 сканирования каналов передачи данных.

Блок 6 сканирования каналов пеоедачи данных при приеме работает следующим образом (фиг.2)„

С информационного входа 43 блока

6 сканирования каналов передачи данных биты данных записываются через коммутатор 32 в управляющую память 30.

Для обеспечения одновременного и независимого обмена данными по всем каналам передачи данных для каждого линейного адаптера 13 в управляющей памяти 30 и в буферной памяти 31 отведены соответственно постоянная ячейка памяти и постоянная область 25 памяти. Обращение к определенному линейному адаптеру 13 производится в то время, когда на выходе счетчика 26 адреса формируется адрес данного линейного адаптера.„ Этот адрес через мультиплексор 29 адресует ячейку.управляющей памяти 30 и область буферной памяти 31.

При этом управляющее слово данных, хранящееся в ячейке управляющей памяти 30, переписывается в рабочий регистр 34. С помощью битов указателя области, являющихся частью управляющего слова, адресуется одна из ячеек выбранной области буферной памяти 31. 40

При обращении к определенному линейному адаптеру IIÇ биты данных с входа 43 бпока 6 и уже принятые биты данных из рабочего регистра 34 через коммутатор 32 записываются в выбранную ячейку управляющей памяти 30.

Если при этом произошло дополнение имеющихся битов данных,цо байта, то при следующем обращении к этому линейному адаптеру 13 этот байт данных перепишется из рабочего регистра 34 через коммутатор 32 в выбранную ячейку области буферной памяти 31 ° Таким образом, в области буферной памяти

31 будут накапливаться байты данных, 55 принятые иэ канала пере,цачи данных.

Для норм аль но г о функ цио ниро в ания блок 6 сканирования каналов передачи данных должен обеспечивать взаимодействие и с управляющей программой, С этой целью, чтобы не прерывать периодичность обращений к линейным адаптерам 13, после каждого обращения производится выборка слова из управляющей памяти 30 по адресу из регистра 33 адреса, куда адрес может быть загружен управляющей программсй через регистр 25 вывода с помощью команд вывода. При этом управляющая программа может с помощью команд вывода через регистр 25 вывода и коммутатор 32 изменять фрагменты выбранного слова, хранящегося в управляющеи памяти 30, а также с помощью команд ввода считывать фрагменты слова через рабочий регистр 34 и регистр 37 ввода. Таким образом, обеспечивается непрерывность обращений к линейным адаптерам 13 и взаимодействие с управляющей программой, В случае приема из выбранного канала передачи данных в область буферной памяти 31 и двух и более байтов байты в момент обращения к выбранному линейному адаптеру через рабочий регистр 35 записываются в регистр 38 приема данных, адрес памяти из выбранного слова управляющей памяти 30 через рабочий регистр 34 записывается в регистр 36 адреса памяти, адрес выбранной ячейки управляющей памяти 30 записывается в регистр 28 запомненного адреса и возникает запрос от блока

6 сканирования каналов. По данному запросу блок 1 обработки адресов и данных приостанавливаег выполнение команд управляющей программы и байты данных из регистра 38 приема данных по адресу из регистра 36 адреса памяти записываются в режиме прямого доступа в памяти 2, После пересылки байтов данных в память 2 в первый свободный от команд ввода-вывода интервал времени, предназначенный для взаимодействия с -управляющей программой, производится выборка из управляющей памяти 30 слова по адресу из регистра 28 запомненного адреса, Управляющее слрво через первый рабочий регистр 34 и коммутатор 32 записывается обратно в управляющую память

30. При этом указатель области буферной памяти изменяется таким образом, что ячейки области буферной памяти

31, из которых передались байты в память 2, становятся свободными. Из памяти 2 байты данных также в режиме

)564638 прямого доступа через блок 5 связи и блок 14 переключения каналов ЭВМ поступают в выбранную ЭВМ. При передаче байты данных из ЭВМ через блок

14 переключения каналов ЭВМ и блок

5 связи в режиме прямого доступа записываются в память 2. 11з памяти 2 данные поступают в блок 6 сканирования каналов передачи данных, 10

Блок 6 сканирования каналов передачи данных при передаче данных работает следующим образом (фиг.2).

Команды ввода-вывода управляющей программы распознаются дешифратором

23, По командам вывода адрес выбранного линейного адаптера 13 загружает" ся в регистр 33 адреса. В последующие моменты взаимодействия с управляющей программой командами вывода в управляющем слове управляющей памяти 30 устанавливается режим передачи и адрес памяти 2, по которому хранятся байты передаваемых данных.

При обращении к выбранному линейному адаптеру 13 при наличии режима передачи и пустой области буферной памяти 31 адрес памяти 2 записывается в регистр 36 адреса памяти и возникает запрос, По данному запросу в режиме прямого доступа байты данных из памяти 2 через регистр 24 передачи данных заполняют буферную память 31. При обращении к выбранно"

35 му линейному адаптеру байт данных из области буферной памяти 31 через второй рабочий регистр 35 и коммутатор

32 переписывается в управляющее слово управляющей памяти 30, откуда биты 40 данных при последующих обращениях к выбранному линейному адаптеру через первый рабочий регистр 34 и коммутатор 32 поступают на адресно-информационный выход 47 блока, По мере ос- 45 вобождения ячеек области буферной памяти 31 байты данных из памяти 2 в режиме прямого доступа переписываются в свободные ячейки, При обращении к линейному адаптеру в случае передачи всех байтов данных адрес линейного адаптера записывается в буферный регистр 27 адреса и возникает прерывание. При прерывании управляющей программы адрес из

55 буферного регистра 27 адре:са переписывается в регистр 33 адрес- иэ которого считывас.-.тся командой ввода, T е. управляюш. >. программ..;,,нает о завершении передачи данных по данному каналу передачи данных, С адресно-информационного выхода

46 блока 6 сканирования каналов передачи данных через двунаправленный коммутатор 12 обмена биты данных поступают на информационно-управляющий вход 63 линейного адаптера 13.

При передаче данных линейный адаптер 13 работает следующим образом (фиг ° 3).

С информационно-управляющего входа

63 линейного адаптера 13 биты данных записываются во второй регистр

53. В начальный момент времени счетный триггер 59 сброшен и на выход мультиплексора 54 проходит сигнал с первого информационного входа мультиплексора 54, Torpà по первому фронту тактовой частоты первый бит данных из второго регистра 53 через мультиплексор 54 запишется в триггер 55, установится счетный триггер 59 и сигнал с его выхода вызовет запись второго бита данных в триггер 56, переключит мультиплексор 54 на второй информационный вход и установит триггер 57, По второму фронту тактовой частоты второй бит данных из триггера 56 через мультиплексор 54 переписывается в триггер 55, сбрасывается счетный триггер 59 и переключается мультиплексор 54 на первый информационный вход, .С выхода триггера 55 биты данных в последовательном коде поступают на выход 67 линейного адаптера 13 и в канал передачи данных, По следующим фронтам тактовой частоты передача битов данных иэ. второго регистра 53 на выход 67 линейного адаптера 13 происходит аналогично.

При обращении блока 6 сканирования каналов передачи данных к данному линейному адаптеру 13 сигнал с выхода триггера 57, указывающий, что второй регистр 53 уже свободен и биты данных из него уже переписались в первый триггер 55 и второй триггер

56, поступает через коммутатор 58 на информационный выход 68 линейного адаптера 13, Для обеспечения нормальной передачи блок 6 сканирования каналов.передачи данных в случае отсутствия сигнала, указывающего, что второй регистр 53 свободен, должен блокировать запись битов данных во второй регистр 53, а в случае наличия

pdHfioI сигнала должен записать два

1564638

12 бита данных в регистр и сбросить триггер 57. Регистры 52 и 53 используются для хранения информации, обеспечивающей необходимый режим работы

5 адаптера 13 и канала передачи данных, Блок 1 обработки адресов и данных работает следующим образом (фиг.4) .

Дешифратор 74 воздействует на. блок 11, который вырабатывает последовательность тактов, обеспечивающих выборку команды, адрес которой содержится в регистре 4. Адрес из регистра 3 поступает на коммутатор 76. 3атем адрес подается на арифметический узел 77, куда через коммутатор 75 поступает константа. Арифметический узел 77 выполняет операцию сложения, а полученный результат подается на узел 73 регистров„ Вычисленный арифметическим узлом 77 результат запоминается в этих регистрах. Наэтом фаза выборки команды заканчивается.

В фазе выполнения команда поступа- 15 ет на вход дешифратора 74, который пропускает адрес регистра узла 73, в котором хранится адрес ячейки памяти, и открывает коммутатор 76. Ариф" метический узел 77 пропускает адрес 3О ячейки памяти на регистр 4 адреса и запоминается в нем. Дешифратор 74 пропускает на вход узла 73 адрес,регистра„ в который необходимо записать байт, прочитанный из памяти, Байт узла 73, который не должен

1 меняться в процессе выполнения команды, поступает через коммутатор 76 на вход арифметического узла 77, который раздваивает этот байт и пропус- 40 кает полученный результат на регистр

71 данных, Дешифратор 74 воздействует на блок 11, а последний запускает последовательность сигналов, обеспечивающих чтение полуслова, в котором 45 расположен требуемый байт, из памяти

2 по адресу, хранимому в регистре 4.

Содержимое регистра 71 через коммута-: тор .75 поступает на арифметический узел 77. Дешифратор 74 в зависимости от состояния бита команды и младшего разряда адреса определяет опера- цию "Транзит", либо операцию "Транзит с перемешением байтов", Результат из узла 77 поступает

55 на выбранный регистр узла 73, Адрес следующей команды, сохраненный в регистре 3, поступает на регистр 4 и запоминается в нем, На этом выполнение команды заканчивается, Блок 5 связи работает следующим образом (фиг.5).

Обмен данными мел;.у ЭВМ и устройством осуществляется по командам ввода-вывода ЭВМ, которые поступают в блок 5 и через вход 87 — в регистр

85 команд. Код команды ввода-вывода через выход 91 выдается в блок i

Программа управления определяет режим обмена данными и через вход 89 вь@ает последовательность команд ввода и вывода, которые дешифруются на дешифраторе 78 и определяют дальнейшего работу блока 5, При передаче данных от ЭВМ данныЕ, поступающие через вход 87 и узел 80, заносятся в буферную память 84, Иэ буферной памяти 84 данные через выход

92 записываются в памяти 2 по адресу, записанному в регистр 81 адреса из блока 1 по команде вывода. При передаче данных от устройства к ЭВМ данные из памяти 2 записываются в буферную память 84 и через выход 88 поступают в .ЭВМ„

Обмен данными осуществляется под управлением программы управления, Информация о состоянии устройства и управления интерфейсом из блока 1 по командам вывода заносится в регистр 82 состояния и регистр 83 управления. Содержимое регистров 82 и 83 через выход 88 поступает в ЭВМ.

С помощью диагностических команд ввода и вывода от БЦУ через элемент

И 79 и узел 86 возможна проверка взаимодействия с каналом ввода-вывода блока сопряжения без подключения к ЭВМ.

Узел 8 связи с блоком отображения работает следующим образом (фиг.6).

Мультиплексирование информации, подлежащей передаче на органы индикации блока 7, осуществляется селектором-мультиплексором 96. Разрядность селектора-мультиплексора 96 определяется с точки зрения оптимальности количества свяеей с блоком 7 и структурой элементной базы, Количество направлений селектора-мультиплексора определяется количеством органов индикации пульта, На информационный вход .счетчика 94 с входа 99 узла поступает тактовая частота запуска с выхода 117 узла 9. По каждому состоянию этого счетчика 94 информация

1554638!

4 с входа селектора-мультиплексора 9б узла передается по одному из направлений на выход 103 узла в узел 9, По состоянию счетчика 94 формируются

5 соответствующие сигналы На выходах дешифратора 97 и опрашиваются в соответствующий момент времени, определяемый тактовой частотой опроса, пос тупающей на дешифратор 97., Сос тояние 0 регистров 95 запоминается в соответствующих разрядах, Таким образом, осуществляется демультиплексирование информации, поступающей на вход 102 узла, Работа счетчика 94 синхронизирована с работой двоичного счетчика в узле 9, Синхронизация осуществляется с помощью сигнала, поступающего на вход сброса счетчика с узла 9.

Узел 9 синхронизации связи с блоком отображения работает следующим образом (фиг,7).

Г енератор 105 вырабатывает импульсы прямоугольной формы, на выходе элемента И 110 формируется тактовая частота запуска, котсрая обеспечива-. ет запуск счетчика 112, упра.зляющего мультиплексированием информации, Эта же тактовая ч стота поступает на выход 117, На выходе элемента И 111 30 формируется тактовая частота опроса, поступающая на вход управления де ифратора 108, Эта же тактовая частота п»ступает на выход !18 узла, На выходе элемента И 113 формируется сигнал сброса счетчика, ио которому осуществляется сброс счетчика 94 в узле 8 в момент, когда счетчик 112 переходит в нулевое состояние, 40

Мультиплексирование информации, считанной с органов управления пульта инженера, осуществляется селектором-мультиплексором 114. По каждому состоянию счетчика 112 информация 4 с входов селектора-мультиплексора 114, соединенных с входом 115 узла, передается по одному из направлений, определяющих выходы селектора-мультиплексора 114, соединенных с выходом

120 узла. По каждому состоянию счетчика 112 формируются соответствующие сигналы на выходах дешифратора 108, Выходы этого дешифратора опрашиваются в момент времени, определяемый такто55 вой частотой опроса, поступающей на вход управления дешифратора 108, Состояние регистров 109 запоминается в соответствующи; разрядах, т ° е ° ос ущес твляе тс я демультиплекс и ров а ние информации, посту!акающей с узл» 8, Блок 10 работает следующим обра-зом (фиг.8) .

Набор тактовых частот поступает на входы переключателя 122 и четыре из пих поступают с его выход- на входы триггеров 27 и через ииверторы !25 — на входы триггеров 128.

Частота этих сигналов в 2 ра а больше, чем заданные скорости передачи данных из устройства„ Так как триг еры 127 и 128 обеспечивают деление поступающей на их входы частоты на два то на их выходах формируются с и налы, частота которых численно равна -. реб уемым сксро с тям передачи данных. Наличие инверторов 125 обеспечивает смешение момента переключения сигналов на их выходах на

1/4 часть периода по отношению к моментам переключения сигналов на выходах триггеров 127.

Сигналы с выходов триггеров 127 и

128 поступают в адаптеры 13 и управляют скоростью передачи цанных из устройства в канал передачи данных, причем в адаптерах 13 с четными номерами используются передние фронты данных сигналов, а в адаптерах 13 с нечетными номерами — задние фронты, Такой способ формирования тактовых частот обеспечивает одновременное переключс-.ние сигналов на стыке устройства сопряжения с каналами передачи данных только для одной четвертой части его выходов .

Сумматор 124 контролирует код адреса, поступающий на вход дещифратора 123. При поступлении адреса с четным .исло единиц сумматор 124 выраб атыв ае т сигнал ошиб ки через элемент ИЛИ !30 на выход 135, При отсутствии ответного сигнала ат адресуемого адаптера 13 нли наличии ответного сигнала от неадресуемого адаптера 13 на вь.ходе одного из сумматоров 125 вь рабатываетс я сигнал, поступающий на элема т ИЛИ 129. Сигнал с выхода элеменга 1! !!! 29 поступает через элемент ИЛИ 130, и на выходе !

35 вырабатывается сигнал об ошибке адресации, Блок l5 связи с амятью работает след ющим образом.(фиг ° ll), Ценные записи и управления IIакопителем поступают из блока и» вх 1д

158 блока !5 и с п»м»,I,üê команд ви»)6

/5

1564638 да-вывода, распознаваемых дешифратором 161, записываются в регистры ! 62 и 164, С выхода регистра 164 сигналы, управляющие памятью 16,, поступают на выход 170 блока 15.

С выхода регистра 162 данные записи в последовательном коде поступают также на выход 170 блока 15 для записи на носитель информации и записываются в буферную память 166, Данные, считанные в последовательном коде с носителя информации, поступают с входа 171 блока на регистр 163 через мультиплексор 167, с помощью команд ввода, распознаваемых дешифРатором 161 поступают в параллельном коде в блок 1 через выход 169 блока 15.

Командами вывода в регистре 164 управления может быть установлен диагностический режим, При этом данНые чтения поступают на. регистр 163 сдвига из памяти 166 через мультиплек" сор 167. При этом программа управления может записать в память 166 данные, считать данные и сравнивать считанные данные и данные записи, т.е.. может быть проверена работоспособность блока 15 без использования па- 30 мяти )6. Данные о состоянии памяти

16 .поступают на вход 171 блока 15, заносятся в регистр 165 состояния и с помощью команд ввода поступают на выход 169 блока и в блок 1, Данные управления памятью 16 иэ регистра

164 управления поступают на выход 170 блока и управляют работой памяти )6.

Блок 14 переключения каналов ЭВМ работает следующим образом (фиг.)0). 40

Логическое подключение устройства к каналу ввода-вывода одной. ЭВМ производится при установленном триггере 155. Логическое подключение устройства к каналу ввода-вывода другой g5

ЭВМ производится при установленном триггере 157, Устройство вь|полнено так, что запрещает подключение устройства одновременно к двум ЭВМ.

Подключение к каналу осуществлялось при с равнении адреса, пос тупающего из канала ввода-вывода ЭВМ, и адреса, поступающего с наборного пбля 143 и

144 подканала ввода-вывода ЭВМ. Отключение от канала осуществляется при по туплении сигнала "Сброс системы" на входы триггеров 155 и 157, а также при отключении канала вводавьп|ода. ЭВМ на блоке 7, о р и у л а и 3 о б р е т е и и я

) „"стройство для подключения устройств ввода-вывода к многосег-: ментной магистрали по авт.св, )) 1272336, о т л и ч а ю щ е е с я тем, что, с целью повышения коэффициента использования оборудования устройства, второй информационный вход и информационный выход блока сканирования каналов, передачи данных соединены соответственно с выходом и информационным входом памяти. а второй адресный выход — с вторым информационным входом регистра адреса, причем блок сканирования каналов передачи данных содержит дешифратор, регистр передачи данных, регистр вывода, счетчик адреса, буферный регйстр адреса, регистр запомненного адреса, мультиплексор, управляющую память, бУферную память, коммутатор, Регистр адреса, два рабочих регистра Регистр адреса памяти, регистр ввода, регистр приема данных, генератор импульсов, делитель тактов, причем второй информационный вход блока сканирования через регистр передачи данных соединен с информационным входом буферной памяти, выход которой через второй рабочий регистр соединен с первыми информационными входами коммутатора и регистра ввода и через регис гр приема,. анных — с информационным выходом блока сканиV ров ания, информационно-уь эавляющий вход которого соединен с ьходом дешифратора и через регистр вывода— со вторым информационным входом коммутатора и первым информационным входом регистра адреса, выходы дешифратора соединены с первым управляющим входом коммутатора и с управляющими входами регистра ввода и регистра адреса, первый выход регистра адреса и выход регистра ввода соединены с информационно-управляющим выходом блока сканирования, первый информационный вход которого соединен с третьим информационным входом коммутатора, выходы которого соединены с адресноинформационным выходом блока сканирования и с информационными входами буферной и управляющей памяти, выход управляющей памяти соединен с первьы

Информационным входом первого рабочего регистра, контрольный вход блока сканирования соединен с вторым инфорl7

1564638

ЗО мационным входом первого рабочего регистра, первый выход которого соединен с первым адресным входом буферной памяти, второй выход первого рабочего регистра соединен с четвертым информационным входом коммутатора, с вторым информационным входом регистра ввода и через регистр адреса памяти — с вторым адресным выходом блока сканирования, выход счетчика адреса соединен с первым адресным и управляющим выходами блока сканирования, с первым информационным входом мультиплексора, через регистр запомненного адреса с вторым информационным входом мультиплексора и через буферный регистр адреса — с вторым информационным входом регистра адреса, второй выход которого соединен с управляющим входом мультиплексора, выход которого соединен с вторым адресным входом буферной памяти и с адресным входом управляющей памяти, выход генератора импульсов через де- 25 литель тактов соединен с тактовым выходом блока сканирования и е вторым управляющим входом коммутатора, 2.устройство по п.1, о т л и— ч а ю щ е е с я тем, что каждый линейный адаптер содержит два регистра, мультиплексор, пять фронтовых триггеров, статический триггер, коммутатор. и счетный триггер, причем

35 первые выходы первого и второго региствов и выход первого фронтового триггера образуют информационный выход линейного адаптера, первый— третий информационные входы коммута- 411 ра соединены соответственно с выходом статического триггера и с вторыми выходами первого и второго регистров, первый и второй выходы коммутатора соединены с информационным и контрольным выходами линейного адаптера, первый управляющий вход коммутатора соединен с адресным входом линейного адаптера и управляющими входами первого и второго регистров, информационные и установочные входы которых соединены с информационно-управляющим входом линейного адаптера, входом сброса .статического триггера и вторым управляющим входом коммутатора, третий и четвертый выходы второго регистра подключены к первому информационному входу мультиплексора и информационному входу второго фронтового триггера, выходом соединенного с вторым информационным входом мультиплексора, выход которого подключен к информационному входу первого фронтового триггера, установочные входы первого и третьего фронтовых триггеров соединены с тактовым входом линейного адаптера и входом счетного триггера, выходом подключенного к установочным входам статического триггера, второго, четвертого и пятого фронтовых триггеров и управляющему входу мультиплексора, четвертый и пятый информационные входы коммутатора соединены соответственно с выходами четвертого и пятого фронтовых триггеров, информационные входы которых . соединены соответственно с выходом третьего фронтового триггера и информационным входом линейного адаптера, информационный вход третьего фронтового триггера соединен с информационным входом линейного адаптера, 1564638

1564638

1564638 а7 Ю/

1В5

f84

1564638

f/8

16

Нб

1564б3<

Составитель В.Вертлиб

Техред M.Õoä"íè÷ Корректор M.Ïoæî

Редактор M,Êåëåìåø

Тираж 5б4

Подписное, Заказ 1161

ВНИИ11И Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, n(-35, Раушская наб., д. 4/5

11роизводственно-издательский комбинат 11атент", г, Ужгород, ул. Гагарина, 101