Устройство для фазовой коррекции последовательности временных сигналов

 

Изобретение относится к радиотехнике. Устройство содержит генератор 1 опорного сигнала, линию 2 задержки, счетчик 4 импульсов, RS-триггер 5, блоки 6 и 7 совпадения, реверсивный счетчик 10, элемент ИЛИ 13. Для повышения точности фазовой коррекции в устройство введены пороговый блок 3, цифроаналоговый преобразователь 8, реверсивный счетчик 9, цифровой фазовый детектор 11, блок 12 сравнения и делитель 14 частоты, с помощью которых вырабатывается управляющее напряжение, изменяющее фазу выходного сигнала, сформированного генератором 1 и линией 2 задержки, до заданного значения. 1 ил.

СОЮЗ СОВЕТСКИХ

СОШ4АЛИСТИЧЕСКИ Х

РЕСПУБЛИК (5 1) 5 G 0 4 С 1 1 /0 2

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ с с

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4441647/24-09 (22) 15.06.88 (46) 23.05,90. Бюл. Ф 19 (72) А.Г.Козодаев, Г.Д.Новиков, Т.Д.Быстрова и В.С.Лагутенков (53) 681.11 (088.8) (56) Авторское свидетельство СССР

N 1107313, кл. Н 01 Е 7/02, 1986.

Авторское свидетельство СССР

h". 617767, кл. G 04 F 5/00, 1976 ° (54) УСТРОЙСТВО ДЛЯ ФАЗОВОЙ КОРРЕКЦИИ ПОСЛЕДОВАТЕЛЬНОСТИ ВРЕИЕННЫХ

СИГНАЛОВ (57) Изобретение относится к радиотехнике. Устройство содержит генера—

„„SU„„1566317 А1

2 тор 1 опорного сигнала, линию 2 задержки, счетчик 4 импульсов, RS-триггер 5, блоки 6 и 7 совпадения, реверсивный счетчик 10 элемент ИЛИ 13.

Для повыщения точности фазовой коррекции в устройство -введены пороговый блок 3, цифроаналоговый преобразователь 8, реверсивный счетчик 9 цийровой фазовыи детектор 11 блок 12 сравнения и делитель 14 частоты, с помощью которых вырабатывается управляющее напряжение, изменяющее фазу выходного сигнала, сформированного генератором 1 и линией 2 задержки, до заданного значения.

1 ил.

1566317

Изобретение относится к радиотех нике и может быть использовано в системах синхронизации °

Цель изобретения — повышение точности фазовой коррекции.

На чертеже представлена структурная электрическая схема устройства для фазовой коррекции последовательности временных сигналов.

Устройство содержит генератор 1 опорного сигнала, линию 2 задержки, пороговый блок 3, счетчик 4 импульсов, RS-триггер 5, первый 6 и второй 7 блоки совпадения, цифроаналоговый преобразователь 8, дополнительный реверсивный счетчик 9, реверсивный счетчик 10, цифровой фазовый детектор 11, блок 12 сравнения, элемент ИЛИ 13, делитель 14 частоты.

Устройство работает следующим образом, В исходном состоянии при отсутствии команды Ввод поправки сигналом с порогового блока 3 запрещается прохождение импульсов счета, посту— лающих с делителя 14 на реверсивный счетчик 10. Кодовая комбинация, соответствующая состоянию реверсивного счетчика 10, преобразованная в UHApoBHBJIoI преобразователе 8 в напряжение управления линией 2 задержки V создает первоначальный сдвиг фазы,выходного сигнала, поступающего на выход устройства для фазовой коррекции последовательности временных сигналов. Б цифровом фазовом детекторе 11 осуществляется сличение по фазе сигналов, поступающих на вход линии 2 задержки и с ее выхода, при этом на выходе цифрового фазового детектора 11 вырабатывается код, пропорциональный сдвигу фаз. В блоке 12 сравнения происходит сравнивание кодов цифрового фазового детектора 11 и дополнительного реверсивного счетчика 9, код которого соответствует коду цифрового фазового детектора 11.

Дополнительный реверсивный счетчик 9 до команды "Ввод кода поправки" обнулен.

С поступлением команды Ввод кода поправки величина поправки в цифровом коде записывается в счетчик 4. Далее при поступлении команды

"Ввод поправки" пороговый блок 3 разрешает прохождение импульсов счета через первый 6 или второй 7 блоки совпадения на запись или считывание в реверсивный счетчик 10 в зависимости от команды "Ввод знака .Под воздействием управляющего напряжения V„ упр r сформированного в цифроаналоговом преобразователе 8, фаза выходного сигнала начинает смещаться. Цифровой фазовый детектор 11 измеряет с высокой точностью образующийся сдвиг по фазе поступающий на него сигналов и в цифровом коде эту информацию передает в блок 12 сравнения, в котором она сравнивается с кодом реверсивного счетчика 9. Вследствие неравенства кодов импульсы счета устанавливают дополнительный реверсивный счетчик 9 в состояние, при котором его код станет равным коду цифрового фазового детектора 11, а через элемент ИЛИ 13 считывают информацию со счетчика 4, записанную командой Ввод кода поправки

В момент обнуления счетчика 4 пороговый блок 3 запретит прохождение сигналов счета на реверсивный счетчик 10. Напряжение управления V „ р 1 сформированное таким образом на выходе цифроаналогового преобразователя 8, установит фазу выходного сигнала, равную <р .

2.

Формула изобретения

Устройство для фазовой коррекции последовательности временных сигналов, содержащее последовательно соединенные RS òðèããåð, первый блок совпадания и реверсивный счетчик, последовательно соединенные генератор опорного сигнала и линию задержки, а также счетчик импульсов, элемент ИЛИ и второй блок совпадения, первый вход и выход которого подключены соответственно к инверсному выходу RS-триггера и вычитающему входу реверсивного счетчика, причем

R-вход, S-вход RS-триггера, входы параллельной записи счетчика импульсов и выход линии задержки являются соответственно первым и вторым входами сигналов знака поправки, входами кода поправки и выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности фазовой коррекции, введены последовательно соединенные цифровой фазовый детектор, блок сравнения и дополнительный реверсивный счетчик, выходы

1566317

Составитель В.Орлов

Техред Л.Олийнык Корректор М.Максимишинец

Редактор В.Данко

Подписное

Тираж 347

Заказ 1220

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 разрядов которого подсоединены к соответствующим вторым входам блока сравнения, а также делитель частоты, цифроаналоговый преобразователь и пороговый блок, при этом выходы разрядов реверсивного счетчика через цифроаналоговый преобразователь подсоединены к управляющему входу линии задержки, выход которой подсоединен к первому входу цифрового фазового детектора, второй вход которого подключен к выходу генератора опорного сигнала, второй выход блока сравнения подсоединен к вычитающему входу дополнительного реверсивного счетчика и первому входу элемента ИЛИ, второй вход которого подключен к суммирующему входу дополнительного реверсивного счетчика, выход элемента ИЛИ подсоединен к счетному входу счетчика импульсов, выходы разрядов которого через пороговый блок подсоединены к объединенным вторым входам первого и второго блоков совпадения, третьи входы которых объединены с тактовым входом блока сравнения и подключены через делитель частоты к выходу генератора опорного сигнала, причем управляющий вход порогового блока и выходы цифрового фазового детектора являются соответственно управляющим входом и дополнительными выходами устройства.