Генератор равномерно распределенных случайных чисел

 

Изобретение относится к вычислительной технике и может быть использовано для моделирования равномерно распределенных случайных чисел с переменным диапазоном. Целью изобретения является повышение быстродействия генератора равномерно распределенных случайных чисел. Это достигается введением в генератор второго датчика 2 равновероятной двоичной цифры, регистра 4 сдвига, блока 5 синхронизации, накапливающего сумматора 9, регистра 10 памяти. Очередное случайное число получается путем последовательного сдвига верхней границы диапазона и сложения получаемых чисел в зависимости от выходов датчиков равновероятной двоичной цифры. Время выработки очередного случайного числа определяется числом сдвигов в регистре 4 сдвига. Увеличение быстродействия генератора позволяет проводить испытания микропроцессоров на их рабочих частотах. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

1566348 А 1 (!9) (!!) (51)5 0 06 F 7/58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4481128/24-24 (22) 28.07.88 (46) 23.05.90. Бюл. № 19 (71) Кишиневский политехнический институт им, С.Лазо (72) А,A..Гремальский (53) 681.3(088.8) (56) Авторское свидетельство СССР

¹ 1256023, кл. С 06 1" 7/58, 1985.

Авторское свидетельство СССР

¹ 991422, кл; (06 Е 7/58, 1981. (54) ГЕНЕРАТОР 1 АВН0МЕРНО 1 АСПРЕДЕЛЕННЫХ СЛУЧАЙНЫХ ЧИСЕ31 (57) Изобретение относится к вычислительной технике и мохет быть использовано для моделирования равномерно распределенных случайных чисел с переменным диапазоном. Целью изобретения является повышение быстродействия генератора равномерно распределенных случайных чисел. Это достигается введением н генератор второго датчика 2 ранновероятной двоичной циАры, регистра 4 сдвига, блока 5 синхронизации, накапливающего сумматора 9, регистра 10 памяти. Очередное случайное число получается путем последовательного сдвига верхней границы диапазона и сложения получаемых чисел в зависимости от выходов датчиков равновероятной двоичной циЛры.

Время выработки очередного случайного числа определяется числом сдвигов в регистре 4 сдвига. Увеличение быстродействия генератора позволяет проводить испытания микропроцессоров на их рабочих частотах. ? ил.

1566348

50

Изобретение относится к вычислительной технике и может быть использовано для моделирования равномерно распределенных случайных чисел с. пере5 менным диапазоном.

Цель изобретения - повышение быстродействия генератора равномерно рас= пределенных случайных чисел.

На фиг. 1 представлена структурная 1р схема предлагаемого генератора; на фиг. 2 - блок-схема алгоритма работы блока синхронизации.

Генератор ранномерно распределенных случайных чисел с .;„;,ержит первый и второй датчики 1 и 2 равновероятной двоичной цифры, генератор 3 тактовых импульсов, регистр 4 сдвига, ныход

4.1 старших разрядов (разряды 1,2,..., п-1) регистра сдвигя,.выход 4 ° 2 млад- 2О шего разряда (рязряд 0) регистра сдвига, блок 5 си:-хронизяции, группу 6 элементов И, э,.емент И3!И 7, элемент И 8, накапливающий сумматор 9, регистр 10 памяти и информационный 25 выход 11.

Регистр 4 сднига предназначен для хранения максимального значения диапазона генерируемых случайных чисел и его последовательного деления на 2. ЗО

Блок 5 синхронизации предназначен для реализации алгоритма работы генератора (фиг. 2).

Генератор работает следующим образом.

33 исходном состоянии сигналы на выходах блока 5 синхронизации отсутствуют, генератор 3 тактовых импульсон выключ:-н.

IIo сигналу "1!уск" начинает работать генератор 3 тактовых импульсов °

С приходом первого тактового импульса начинает работать блок 5 син.хронизации.

На шаге Ш1 блок 5 синхронизации выдает сигналы: "Запись" в регистр 4, "Сброс" сумматора 9, "Опрос" датчиков.1 и 2. По сигналу "Запись" в регистр 4 сдвига с входа задания на.чальных условий записывается максимальное значение у =A диапазона генерируемых случайных чисел. По сигналу

"Сброс" в накапливающий сумматор 9 записывается значение s =Î. Но сигналу "Опрос" датчики 1 и 2 независимо друг от друга вырабатывают на сво,их выходах рянновероятные двоичные цифры р и р, соответственно.

На шаге Ш2 блок 5 синхронизации выдает сигнал + в накяплинянщий сумматор 9. К этому моменту времени на информационный вход накапливающего сумматора 9 поступает код с выходов элементов И группы 6. Если р =О, указанный код нулевой. Если р, =,,на информационный вход накапливающего сумматора 9 через элементы И группы 6 подается код с выхода 4. старших разрядов регистра 4 сдвига, т.е. содержимое регистра 4, деленное ня 2. Следовательно, на информационный вход накапливающего.сумматора 9 поступает код ро (уо 2), где — знак операции целочисленного деления.

Одновременно на вход переноса накапливающего сумматора 9 .поступает значение с выхода элемента И B. Если

I р =0, на вход перенося, очевидно, поступает значение О. Если р" =1, ня, вход переноса через элемент Й 3 с выхода 4.2 подается младший разряд ре.гистра 4 сдвига, т,е. остаток от деления содержимого регистра 4 на 2.

Другими словами, ня вход переноса някапливаемого сумматора 9 поступает код р (уоm

Таким образом, при выполнении шага Ш2 в накапливающем сумматоре 9 записывается число

s< =зо+Ро (уо 2)+Ро (у шМ2), где s — предыдущее содержимое накапо линяющего сумматора 9;

t р - двоичная цифра на выходе пер0 ного датчика 1; (у 3 2) - код, поступающий с выхода

4.! старших разрядов регистра 4; р" - двоичная цифра на выходе о второго датчика 2; (у3шо62) — значение младшего разряда с выхода 4.2 младшего разряда регистра 4.

На шаге ШЗ анализируется значение выхода элемента KIN 7. Если нсе старшие разряды регистра 4 равны О, следующим выполйяется шаг 54. J3 противном случае следующим выполняется шаг Ш5.

При выполнении шага Ш5 блок 5 синхронизации выдает сигналы Сдвиг

Формула изобретения

Генератор равномерно распределенных случайных чисел, содержащий датчик равновероятной двоичной цифры, 45

5 15663 в регистре 4 и "Опрос" датчиков 1 и 2.

При этом в регистре 4 сдвига выполняется сдвиг, и содержимое регистра 4 становится равным у„=(у,12). На выхо. дах датчиков i и 2 появляются случайные двоичные цифры р, и р, соответст венно. После шага Ill5 блок 5 синхронизации вновь выполняет шаг Ы2.

После шага Ш2 вновь выполняется шаг ШЗ, на котором анализируется выход элемента HIIH 7. Если выход элемента KIH 7 отличен от нуля, т.е. хотя бы один из разрядов выхода 4.1 регистра 4 отличен от нуля„ яповь выполняется шаг Ш5, Ш2 и т.д.

При выпоЛнении шага Ш4 блок 5 синхронизации выдает управляющий сигнал

"Запись" в регистр. 10 памяти. При этом в регистре фиксируется случайное 2О число г, которое появляется и на выходе 11 генератора.

К моменту выполнения mara Ш4 в накапливающем сумматоре 9 зафиксировано случайное число z z=sk, где k — - номер 25 первого значащего разряда числа А. Пз способа получения числа (деление А пополам, повторное деление полученного числа пополам и т.д., суммировани соответствующих чисел и остатков деле- ЗО ния в зависимости от значения случайных двоичных цифр на выходах датчиков 1 и 2) следует, что 0< г6 А, причем закон распределения случайных чи\ сел г является равномерным.

C выполнением шага Ш4 цикл выра35 ботки очередного случайного числа z завершен. После выполнения шага Ш4 начинается новый цикл: вновь выполняется шаг Ш1,Ш2 и т.д.

40 генератор тактовых импульсов, группу элементов И, элемент ИЛИ, элемент И, отличающийся тем, что, с целью увеличения быстродействия, в него введены второй датчик равновероятной двоичной цифры, регистр сдвига, накапливающий сумматор, блок синхронизации и регистр, причем вход запуска генератора является входом запуска генератора тактовых импульсов, выход которого соединен с тактовым входом блока синхронизации, первый выход которого соединен с входами опроса первого и второго датчиков равновероятной двоичной цифры, выход первого датчика равновероятной двоичной цифры соединен с первыми входами элементов И группы, выходы которых соединены с группой информационных входов накапливающего сумматора, информационный вход которого соединен с выходом элемента И, первый вход которого соединен с выходом второго датчика равновероятной двоичной цифры, выход младшего разряда регистра сдвига соединен с вторым входом элемента И, группа выходов старших разрядов регистра сдвига соединена с вторыми входами элементов И группы и с группой входов элемента KIH выход которого соединен с входом останова блока синхронизации, второй и третий выходы которого соединены с входами записи и сдвига регистра сдвига соответственно, четвертый и пятый выходы блока синхронизации соединены с входами обнуления и разрешения суммирования накапливающего сумматора соответственно, выход накапливающего сумматора соединен с информационным входом регистра, вход записи которого соединен с шестым выходом блока синхронизации, выход регистра является информационным выходом генератора.

1566348

Составитель ) .Феликсон

Р дактор О.Юрковецкая Техред JI.Олийнык Корректор M.Ìàêñèìèøèíåö

Заказ 1222 Тираж 558 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, iK-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101