Двухкратная стартстопно-синхронная система передачи дискретной информации

 

Изобретение относится к телеграфии. Цель изобретения - сужение занимаемой полосы частот при передаче одного и того же объема информации. Система содержит преобразователь 3 кода, источники 11 и 20 информации, синхронизирующие триггеры 18 и 27 и промежуточные накопители 19 и 28. Уплотнение подканалов происходит за счет преобразования преобразователем 3 кода двух комбинаций простого кода от независимых каналов в одну комбинацию многопозиционного временного кода (МВК) и передачи ее синхронным способом за время, не превышающее длительность стартстопного цикла подканалов и со скоростью B модуляции, равной скорости B<SB POS="POST">о</SB> источников 11 и 20 информации. В зависимости от состояния ячеек промежуточных накопителей 19 и 28 и триггеров 18 и 27 в синхронный канал может передаваться одна из 1089 комбинаций МВК, информация в которой заложена: в наличии/отсутствии стартового перехода в зоне регистрации

количестве переходов на интервале синхронного цикла

местах расположения переходов относительно начальной точки синхронного цикла. 5 ил.

„,80„„700! 8

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ РЕСПУБЛИН

А1 (51 ) 5 Н 04 L 25/38

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫГИЯМ

ПРИ ГКНТ СССР

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (21) 4478533/24-09 (22) 18 ° 08.88 (46) 07,06.90. Бюл, У 21 (71) Одесский электротехнический институт связи им. А,С.Попова (72) В.Н.Захарченко (53) 621.394.6(088.-8) (56) Иляпоберский В.И. Элементы дискретных систем связи, — M.: MO СССР, 1962, с, 199-222. (54) ДВУХКРАТНАЯ СТАРТСТОПНО-СИНХРОННАЯ СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ (57) Изобретение относится к телеграфии, Цель изобретения — сужение занимаемой полосы частот при передаче одного и того же объема информации, Сис тема содержит преобразователь 3 кода, источники 11 и 20 информации, синхро низирующие триггеры 18 и 27 и промежуточные накойители 19 и 28, Уплотнение

2 подканалов происходит за счет преобразования преобразователем 3 кода двух комбинаций простого кода от независимых каналов в одну комбинацию многопозиционного временного кода (МВК) и передачи ее синхронным способом за время, не превышающее длительность стартстопного цикла подканалов и со скоростью В модуляции, равной скорости В источников 11 и 20 информации. В зависимости от состояния ячеек промежуточных накопителей 19 и 28 и триггеров 18 и 27 в синхронный канал может передаваться одна из

1089 комбинаций МВК, информация в которой заложена: в наличии/отсутствии стартового перехода в зоне регист. рации количестве переходов на. интер1. вале синхронного цикла, местах расположения переходов относительно на.чальной точки синхронного цикла,,5 ил.

1570018

Изобретение относится к телеграфии и может быть использовано в системах передачи дискретной информации без обратной связи.

Цель изобретения - сужение зани5 маемой полосы чистот при передаче одного и того же объема инФормации.

На фиг,l изображена структурная электрическая схема передающей сторо- 10 ны предлагаемой системы; на фиг.2— структурная электрическая схема

:приемной стороны предлаг аемой сис1 темы; на фиг.З - три возможные реализации многопозиционного временного кода, формируемого системой; на фиг.4 - структурная электрическая схема блока управления; на фиг ° 5в временная диаграмма работы блока уп- равления, 20

Двухкратная стартстопно-синхронная система передачи дискретной ин= формации содержит на передающей стороне генератор 1 управляющих импуль-. сов, блок 2 управления, преобразователь 3 кода, накопитель-распредели-. тель 4, первый регистр 5 сдвига, триг. гер 6 цикла, второй элемент И j, второй делитель 8 частоты, выходной триггер 9,выходной согласующий блок .

10, в первом канале — источник 11 информации, входной согласующий блок .12, стартстопный триггер 1.3, первый элемент И 14, первый делитель 15 частоты, второй регистр 16 сдвига, 35 приемный накопитель 17, синхронизирующий триггер 18 и промежуточный накопитель 19, во втором канале — источник 20 информации, входной согласующий блок 21, стартстопный триг- 40 гер 22, первый элемент И 23, первый делитель 24 частоты, второй регистр

25 сдвига,,приемный накопитель 26, синхронизирующий триггер 27 и промежуточный накопитель 28, а на приемной стороне — преобраз6ватель 29 кода, генератор 30 управляющих импульсов, входной согласующий блок 31, входной триггер 32, первый регистр 33 сдвига, приемный накопитель 34, стартстопный триггер 35, первый элемент И 36, 50 первый делитель 37 частоты, счетчик

38 импульсов, второй регистр 39 сдвига, элемент ИЛИ 40, первый и второй формирователи 41 и 42 и пульсов, триггер 43 цикла, третий элемент И 44, второй делитель 45 частоты, в первом канале — синхронизирующий триггер 46, второй элемент И 47, накопитель-распределитель 48, выходной согласующий блок 49, потребитель 50 информации, во втором. канале — синхронизируюдий триггер 51, второй элемент И 52, накопитель-распределитель 53, выходной согласующий блок 54 и потребитель

55 информации.

Блок управления содержит триггер

56, первый и второй элементы И-НЕ 57 ч 58, элемент И 59 и первый и второй формирователи бО и 61 импульсов. .Система работает следующим образом, Прием информации от источников

11 и 20 и выдача ее потребителям 50 и 55. осуществляется стартстопным способом, а передача по каналу связи— синхронным,.Оба стартстопных канала работают с одинаковой скоростью В„=

=1/ 7 (где С вЂ” длительность единичного элемента простого кода) независимо друг от друга иимеют один и тот же принцип действия. Информация в стартстопном коде поступает от источника 11(20) информации через входной согласующий блок 12(21)„ согласующий систему с источником по уров.ню, Стартовый переход устанавливает стартстопный триггер 13(22), вследствие чего разрешается прохождение импульсов с генератора 1 управляющих импульсов через элемент И 14(23) на делитель 15(24) частоты, с выхода которого тактовые импульсы с частотой

ff =1/ i поступают на тактовый вход регистра 16(25) сдвига. Сообщение в виде стартстопных комбинаций с выхода входного согласующего блока 12(21) поступает на информационные входы приемного накопителя 17(26) выполняющего две Функции: регистрацию элементов кодовой комбинации и преобразование последовательного кода в параллельный. Регистрация осуществляется с помощью импульсов регистрации, формирующихся на первых пяти выходах регистра 16(25) сдвига, Эти импульсы поступают на входы приемного накопителя 17(26), где и производится регистрация пятиэлементного кода МТК-2„ После регистрации последнего элемента очередным импульсом с выхода регистра 16(25) сдвига сбрасывается стартстопный триггер

13(22), вследствие чего прекращается поступление .так овых импульсов на тактовьп вход регистра 1б(25) сдвига, последний устанавливается в ис157001

6 из них импульсов. U (1Л,) (фиг,5г,дЪ, Д1

Сигнал U> > сбрасывается через время необходимое для срабатывания преобразователя 3 кода и записи его выходной информации в накопитель-распределитель 4, Выдержка времени 7> формируется блоком 2 управления, Одновременно со снятием. сигнала U на выходе блока 2 управления на его установочном выходе формируется импульс (фиг.5ж,з), устанавливающий синхронизируюшие триггеры 18 и 27 в состояние логической единицы, что означает конец считывания информации с промежуточных накопителей 19 и 28, Уплотнение подканалон происходит за счет преобразования преобразователем 3 кода двух комбинаций простого кода от независимых каналов.в одну комбинацию многопозиционного временного кода (MBK) и передачи ее синхронным способом эа время, не превышающее ,цлительность стартстопного цикла подканалов и со скоростью В модуляции, равной скорости В а источников ll u

20 информации, При этом на времен ном интервале, стартстопного цикла формируется 33х33=1089 реализаций

MBK (33=32 кодовых комбинаций + "Стоп"), При использовании %3K с постоянным числом значащих моментов (3M) и реализации на длительности цикла Тц=7,5, rl при скорости модуляции В=1/ i 1089 комбинаций MBK ширина д единичного элемента, используемого при формировании комбинаций МВК (зоны регистрации), становится очень малой по сравнению с ь, что приводит к резкому увеличению вероятности ошибки вследствие краевых искажений. Поэтому, с целью расширения зоны регистрации

Д в предлагаемой системе испольэу

Ф ется МВК с переменным числом 3М (от одного до пяти) . В этом случае коли чество реализаций МВК на интервале

° Т„:

N =,7 N;

rpe N - количество реализаци МВ

i на интервале Т при колиЦ честве ЗМ,. равном .

Если на длительности укладывается целое число S зон регистрации и

A(S. = — ) то N. определяется из

) I выражения: ходное состояние, инициируется выработке блокбм 2 управления импульса записи (фиг.5г,д) U (U>.), с помощью которого информация передается из приемного накопителя 17(26) в промежуточный накопитель 19(28), и устанавливается в нулевое состояние синхрониэирующий триггер 18(27). Промежуточные накопители 18(28) согласуют арит10 мичную стартстопную работу со строго фиксированными моментами начала синхронных циклов. Спустя промежуток времени от момента окончания стартстопного цикла приема до момента выработки регистром 5 сдвига на первом выходе сигнала U > > (фиг.5в) последний инициирует выработку блоком 2 управления сигнала U (фиг ° 5г), который разрешает прохождение информации с выхода ..2О промежуточных накопителей 19 и 28 и синхронизирующих триггеров 18 и 27 флагов через преобразователь 3.кода и запись преобразованной .информации .в накопитель †распределите 4. Преоб- 25 разователь 3 кода имеет двенадцать . информационных входов (пять элементов MTK-2 плюс флаг для обоих подканалов), Нахождение триггера 18(27) флага в нулевом состоянии в момент снятия информации с промежуточных на.

-копителей 19 и 28 означает, что в течение последнего синхронного цикла в соответствующем подканале закончен прием новой стартстопной комбинации и в промежуточном накопителе 19(28) находится информация, подлежащая передаче в следующем синхронном цик. ле.

Если же в момент считывания инфор- 40 мации с промежуточных накопителей 19 и 28 какой-либо из синхронизирующих триггеров 18(2/) находится в состоянии логической единицы, то это значит, что по данному подканалу на вре: — 45 иенном промежутке следующего синхронного цикла должен передаваться сигнал

"Стоп". Блок 2 управлнния предназначен для предотвращения совпадения моментов записи в любой из промежу- gg точных накопителей 1-9 и 28 импульсов

U „ (U ) (фиг,5а б) и считывания с. них импульсов U> (фиг.5в), В случае совпадения. укаэанных импульсов (они являются входными для блока 2 управле-5 ния) блок 2 управления задерживает выработку сигнала U > (фиг,5е) счи" тывания с промежуточных накопителей

l9 и 28 до окончания записи в любой

1570018

В

NI - 7 eke

1в! где К (8 (6,5-i)+1), а. квадратные скобки означают целую часть числа.

Кроме того, использование в канале синхронного способа передачи позволяет увеличить количество реализа:= ций МВК на длительности Т 7,5 1., еще в два раза:

N 2N за счет вкладывания информации в наличие/отсутствие стартового перехода, который может располагаться только

t в начальной точке синхронного цикла (зоне регистрации 4+), А это при заданных Т =7,5 с и количестве реализаций N < ) 1089 равносильно расширению эоны .Д ..Таким образом, в зависимости ат состояния ячеек промежуточных накопителей 19 и 28 и триггеров

18 и 27 флагов в синхронный канал может передаваться одна из 1089 комбина-25 ций МВК, информация в которой заложена: в наличии/отсутствии стартового перехода в зоне регистрации 4 ; количестве переходов на интервале синхронного цикла; местах расположения переходов относительно начальной точки синхронного цикла (зоны 1,1)..

На фиг,3 показаны три последовательно идущие возможные реализации МВК, формируемые предлагаемой системой.

Так как скорость В модуляции в канале должна быть равной скорости Во источников 2 и 3 информации, то расстояние на временной оси между любыми двумя переходами во всех 1089 реализации МВК1

При таком методе формирования требуемые 1089 реализаций MHK на длительность Т„=?,5 iГ можно получить, о л используя d= — — (т.е, на длительно

3 ности могут находиться лишь три возо возможных места расположения ЗМ).

Преобразователь 3 кода при поступI ленин управляющего сигнала U > c выхода блока 2 .управления преобразует

50 две входные комбинации в одну комбинацию MBK которая.под воздействием

I того же управляющего сигнала Ю>,записывается в накопитель-распределитель

4. Количество информационных связей 55 преобразователя 3 кода с накопителемраспределителем 4 соответствует числу (М+1) возможных мест расположения

ЗМ с момента начала цикла до точки е

6,5 1,, где M = 6,5 - — - (фиг.3). та1 ким образом, на выходе преобразователя 3 кода вырабатывается (М+1)-разрядная комбинация (д,,...,.В„„), каждый . разряд которой соответствует своему ° элементу д на интервале ТМ Ecru

Л. этот разряд равен единице, то в зоне

8 . следует сформировать переход при

1 передаче в синхронный канал, если нулю — нет. Преобразователь 3 кода предо". ставляет собой ППВУ с 12-разрядным форматом адреса и (M+1)-разрядным форматом данных„ в ячейках которого зало-. жена таблица соответствия между различными сочетаниями двух входных комбинаций и соответствующими им реализациями MBK.

Начало и конец передачи комбинации

MBK из накопителя-распределителя 4 в синхронный канал определяет регистр

5 сдвига, на тактовый вход которого постоянно поступают импульсы .с частотой f 7 1/ 4 от генератора 1 управляющих- импульсов. В начале синхрон- . ного цикла прн установке регистра 5 сдвига в исходное состояние устанавливается по S-входу триггер 6 цикла, что разрешает прохождение импульсов с выхода генератора 1 управляющих импульсов через элемент И 7 на делитель 8 частоты, с. выхода которого импульсы с частотой f =1/ä поступают на тактовый вход накопителя-распределителя 4, Накопитель-распределитель 4 представляет собой, регистр сдвига с коммутатором для предварительной записи информации по S-входам. Сдвигаемая под воздействием тактовых импульсов f =1/ д внформаt ция с выхода накопителя-распределителя 4 поступает на счетный вход выходного триггера 9, При поступлении на тактовый вход накопителяраспределителя 4 i-го тактового импульса (i=O...М) на его выходе будет находиться разряд, соответствующий элементу 4;, и если это будет логическая единица, то произойдет "опро11 кидыйание выходного триггера 9 в противоположное состояние, что означает формирование перехода в зоне Q

Таким образом, с выхода выходного триггера 9 через выходной согласующий блок 10, согласующий систему с каналом по уровню, в канал связи .

15700 будут передаваться комбинации МВК со скоростью модуляции В В . Ha D-вход элемента Д накопителя-распредем лителя 4 постоянно подается сигнал логического нуля и по мере сдвига

5 информации все ячейки накопителя-рас„ пределителя 4 обнуляются, вследствие чего после получения N-го тактового импульса накопитель-распределитель

4 готов к приему новой информации. .При поступлении на вход накопителя-распределителя 4 М-го тактового импульса (т,е, при возможном формировании последнего перехода в точке

6,5 С с момента начала цикла) появляется сигнал на выходе регистра 5 сдвига, который сбрасывает триггер 6 цикла, вследствие чего закрывает-, ся элемент И 7 и прекращается сдвиг 20 информации в накопителе-распределителе 4. Одновременно" этот же сигнал с первого выхода регистра 5 сдвига, воздействуя на блок 2 управления, вызывает формирование на его выходе сиг- 25 нала U > записи новой информации в накопитель-распределитель 4 через преобразователь 3 кода. При поступле- нии на тактовый вход регистра 5 сдвига импульса, соответствующего точке 30

7,5 i (конец синхронного цикла) сигналом на выходе К регистра 5 сдвига этот регистр 5 устанавливается в исходное состояние и устанавливает по

Второму входу триггер 6 цикла, что означает начало нового синхронного цикла передачи„

Различие тактовых частот накопителя-распределителя 4 регистра 5 сдвига предусмот ено на случаи если 40 .имеет значение, при котором на интервале Т„=7,5 i укладывается нецелое число таких зон д . В этом случае тактовая частота регистра 5 сдвига

f ) 1/д . для формирования сигнала на 45 выходе К точно в точке 7,5

Информация с канала связи через входной согласующий блок 31, согласующий канал с системой по уровню, поступает на входной триггер 32,. где осуществляется временная привязка фронтов принимаемой информации к ге- нератору 30 управляющих импульсов, Вследствие переменного числа ЗМ.на интервале цикла Т„ все переходы, 55 включая стартовый, могут происходить как иэ нуля в единицу, так и наоборот (фиг,3), Это означает, что приемная сторона должна извлекать инфор18

10 мацию из наличия/отсутствия перехода в определенной зоне.g,, не учитывая его направление, С выхода входного триггера 32 информация поступает на входы первого и второго формирователей 41 и 42 импульсов, которые представляют собой дифблоки и формируют короткие импульсы, соответствующие принимаемым переходам, комбинации МВК.

Первый формирователь 41 импульсов формирует импульсы, соответствующие положительным переходам, а второй формирователь 42 импульсов — отрица— тельным. Выходы обоих формирователей

41 и 42 заведены на входы элемента

ИЛИ 40, с выхода которого снимаются импульсы, соответствующие переходам. обоих направлений.

Формированием синхронного цикла приема управляет регистр 33 сдвига, на тактовый вход которого поступают импульсы от генератора 30 управляющих импульсов с частотой f )1/Д, При установке первого регистра 33 сдвига в исходное состояние, что соответствует началу нового синхронного цикла, по второму входу устанавливается триггер 43 цикла и устанавливается в исходное состояние второй регистр 39 сдвига, С этого момента сигналом с выхода триггера 43 цикла разрешается прохождение импульсов от: генератора

30 управляющих импульсов через элемент

И 44 на делитель 45 частоты, с выхода которого на тактовый вход второго ре-. гистра 39 сдвига поступают импульсы с частотой f =1/Д, Причины различия тактовых частот первого 33 и второго 39 регистров сдвига те же,.что и для третьего регистра 5 сдвига и накопителя-распределителя 4 передающей стороны, Количество выходов регистра

39 сдвига, подаваемых на приемный накопитель 34, равно (М+1), Длительность поочередного нахождения сигнала на каждом из (М+1) выходе второго регистра 39 сдвига равна й. Выходы второго регистра 39 сдвига заведены на входы приемного накопителя 34, на тактовый вход которого поступают импульсы с элемента ИЛИ 40> с помощью которых производится поочередная регистрация всех зон д .в прием1 ном накопителе 34, При этом в ячейки, соответствующие зонам 1., в которых был обнаружен переход, .записывается единица, Таким образом, информация, записываемая в. приемный нако-!

1570018

ll питель 34 будет соответствовать информации, считываемой с накопителя-рас— пределителя 4 при передаче, Через интервал времени 6,5 с момента начала .синхронного цикла приема сигналом с первого выхода перво- ° го регистра 33 сдвига по первому входу сбрасывается триггер 43 цикла, вследствие чего прекращается сдвиг информации во втором регистре 39 сдвиг a; обнуляется второй регистр 39 сдви.га; разрешается передача информации иа приемного накопителя 34 через преобразователь 29 кода в накопители"pac-15 пределители А8 и 53 и синхронизирующие триггеры 46 и 51 обоих подканалов; по первому входу устанавливается стартостопный триггер 35,что озна-, . чает начало стартостопного цикла пере- 2О дачи информации потребителям 50 и 55 информации.

А: при поступлении на .тактовый вход ,первого регистра 33 сдвига импульса,,соответствующего точке 7,5 0, (концу синхронного цикла) сигналом с выхода первого регистра 33 сдвига этот регистр 33 и второй регистр 39 сдвига устанавливаются н исходное состояние, обнуляются ячейки приемного накопителя 34, а также устанавливается по второму входу триггер 43 цикла, что

-означает начало нового синхронного . цикла приема, Преобразователь. 2о кода приема выполняет преобразование информации, 35 обратное преобразователю 3 кода передачи, т е, иэ (И+1)-разрядной комбинации формирует две 6-разрядные (пять . элементов МТК-2 плюс флаг) и представ4О ляет собой,ППЗУ с (И+1)-разрядным форматом адреса и 12-разрядным форматом данных.

Каждая из днух 6-разрядных групп выходов преобразователя 29 кода заве- 45 дена на информационные первые входы накопителя-распределителя 48(53) и вход синхронизирующего триггера

46(51) соответствующего канала, на вторые входы которых поступает сигнал с первого выхода первого регистра 33 сдвига (соответствующего точке 6,5). Флаговый разряд t каждого подканала с выхода преобразователя

29 кода помимо записи н синхронизирующий триггер. 46(51) записывается и . в выходную ячейку накопителя-распределителя 48(53) и н случае, если для данного подканала поступила новая

12 информация (раэряд в нулевом состоянии ), на выходе накопителя-распределителя 48(53) появляется стартовый переход.

Одновременно с записью информации в накопители-распределители 48 и 53. и синхронизирующие триггеры 46 и 51 устанавливается стартстопный триггер

35; что разрешает прохождение импуль-. сов с генератора 30 управляющих им-пульсов через элемент H 36 на делитель 3, частоты, с выхода которого импульсы с частотой f=l/й поступают на первые входы элементов И 47 и 52, Эти элементы И 47 и 52 будут открыты лишь в том случае, если синхронизирующие триггеры 46 и 51 соответствующих им подканалон будут н нулевом со-, стоянии (используются инверсные выходы синхронизирующих триггеров 46 и 51). Если элемент И .47(52) оказывается открытым, то тактовые импуль/ сы частоты f 1/ о поступают на тактовый вход накопителя-распределителя

48(53) соответствующего ему канала, Накопитель-распределитель 48(53) представляет собой регистр сдвига на шесть ячеек с коммутатором для предварительной записи инверсным R-входам.

Таким образом, если флаговый разряд канала принят нулевым, с выхода накопителя-распределителя 48(53) данного канала через выходной согласующий блок 49(54) к потребителю информации

50(55 ) поступает стартстопная комби- нация со скоростью В =!/ . R противном случае на ныходе данного канала поддерживается стопоная" полярность.

Выходной согласующий блок 49(54) служит для согласования системы с потребителем информации 50(55) по уровню, На вход последней ячейки накопителя-распределителя 48(53) постоянно подан сигнал логической единицы, которая по мере сдвига информации заполняет нсе ячейки накопителя-распределителя 48(53) вследствие чего через время б с момента начала старт-. стопного цикла накопитель-распределитель готов к приему новой информации, Импульсы с делителя 37 частоты яоступают также на вход счетчика 38 импульсов, который вырабатывает ныходной сигнал при поступлении с делителя

37 частоты шестого импульса частоты

f=l/ i» что соотнетстнует началу ны1570018

13 дачи с выхода накопителей-распределителей 48 и 53 стопового .элемента, Выходным сигналом 38 импульсов по второму входу, сбрасывается стартстопный триггер 35, в результате чего закрывается элемент И 36 и прекращается сдвиг информации в накопителях-распределителях .48(53), т,е, заканчивается стартстопный цикл выдачи информации !

О потребителям. Своим же выходным им-. пульсом счетчик 38 импульсов устанавливается в исходное состояние °

Таким образом, предлагаемая двухкратная стартстопно-синхронная сис- 15 .тема с уплотнением на МВК позволяет организовать в одном канале связи два независимых стартстопных подканала передачи информации без увеличения скорости модуляции в канале, т.е. ис- 2О пользуя полосу частот, требуемую для организации передачи по одному подканалу при разрядно-цифровом способе кодирования информации.

25 изобретения

Формула

Двухкратная стартстопно-синхронная система передачи дискретной информа.— ции, содержащая на передающей сторо- 30 не генератор управляющих импульсов, выход которого соединен с тактовым входом первого регистра сдвига, первый выход которого подключен к .установочному входу блока управления, управляющий выход которого подключен

35 к управляющему входу накопителя-распределителя, а в каждом из двух каналов — последовательно соединенные источник информации, входной согласую- 40 щий блок, стартстоиный триггер, первый элемент И, первый делитель частоты, второй регистр сдвига, приемный накопитель и промежуточный накопитель, управляющий вход которого 45 соединен с соответствующим каналь ным выходом блока управления, соответствующий,.анальный вход которого подключен к второму выходу второго регистра сдвига и к установочному 50 входу стартстопного триггера, вход

- которого подключен к информационному входу приемного накопителя, при этом выход генератора управляющих импульсов соединен с вторым входом первого элемента И первого и второго . каналов, ус танов очные входы . в торых регистров сдвига которых соединены с установочными входами соответствую.. 14 щих стартстопных триггеров, а на приемной стороне — входной согласующий блок, выход которого соединен с первым входом входного триггера, второй вход которого подключен к выходу генератора управляющих импульсов, к первому входу первого элемента Е и к тактовому входу первого регистра сдвига, первый выход которого соединен с первым входом стартстопного триггера, выход которого подключен к второму входу первого элемента И, выход которого соединен с входом первого .делителя частоты, выход которого подключен к входу счетчика импульсов, выход которого соединен с вторым входом стартстопиого триггера и с установочным входом счетчика импульсов, приемный накопитель, а в каждом из двух каналов — последовательно соединенные второй элемент И, накопительраспределитель, выходной согласующий блок и потребитель информации, причем первый выход первого регистра сдвига соединен с вторым входом нако1 пителя-распределителя каждого из двух каналов, первый вход второго элемента

И каждого из двух каналов подключен к выходу первого делителя частоты, о т л и ч а ю— щ а я с я тем, что, с целью сужения занимаемой полосы частот, на передающей стороне введены выходной триггер, триггер цикла, второй элемент И, второй делитель частоты и преобразователь када, выходы которого соединены с соответствующими информационными входами накопителя-распределителя, тактовый вход которого подключен к выходу второго делителя частоты, вход которого подключен к выходу второго элемента И, первый вход которого соединен с выходом триггера цикла, первый вход которого подключен к первому выходу первого регистра сдвига, второй выход которого подключен к второму входу триггера цикла и к установочным входам первого регистра сдвига, выход накопителя-распределителя через выходной триггер соединен с входом выходного согласующего блока, выход генератора управляющих импульсов. соединен с вторым входом второго элемента И, а в каждый из двух каналов введен синхронизирующий триггер, первый вход которого подключен к управляющему входу промежуточного накопителя, выходы которого

1570018

16 подключейы к соответствующим инфор- выходу триггера цикла, первый вход мационнйм входам преобразователя ко- которого подключен к первому устанода, дополнительные информационные вхо- вочному входу второго регистра сдвига ды которого подключены к выходам соот- и к первому выходу первого регистра

5 ветствующих синХронизирующих триггеров сдвига, второй выход которого соедипервого и второго каналов ° вторые вхо- нен с вторым входом триггера цикла, ды которых подключены к установочному, с вторым установочным входом, второго выходу блока управления, на приемной регистра сдвига, с установочными вхостороне введены преобразователь кода, 1О дами первого регистра сдвига и с устриггер цикла, третий элемент И, вто- тановочным входом приемного накопирой делитель частоты, второй регистр теля, выходы которого подключены к сдвига, элемент ИЛИ, первый и второй соответствующим информационным входам формирователи импульсов, выходы Ко- преобразователя кода, установочный торых соединены соответственно с пер- 15 вход .которого подключен.к первому вым и вторым входами элемента ИЛИ, выходу первого регистра сдвига, а в выход которого соединен с тактовым каждый из двух каналов введен синхровходом приемного накопителя, информа- низирующий триггер, выход которого ционные входы которого подключены к, соединен с вторым входом второго элесоответствующим выходам второго ре- 20 мента И„ установочный вход сиихронигистра сдвига, тактовый вход которого .зируюшего триггера соединен с устаноподключен к выходу второго делителя вочным входом преобразователя кочастоты, вход кОторого соединен с да, ийформационные выходы которого выходом третьего элемента И, первый соединены с информационными входами вход которого подключен. к второму 25 накопителя-распределителя, информавходу входного .триггера, выход кото- ционный вход синхронизирувщего тригрого соединен с входами первого и вто- гера подключен к дополнительному инрого формирователей импульсов, второй формационному выходу преобразоварход третьего элемента И подключен к теля кода.

1570018

«a «)» «tS «СЪ м)4 ti

М Фе

Составитель F., Ãåëëåð

Техред Л.Сердюкова Корректор Л.Бескид

Редактор Н.Яцола

Заказ 1459 Тираж 528 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r, Ужгород, ул. Гагарина, 101

I

ФФ 1йе фей 4а

ФГг

4Ь 4,4i4a .ф

)

) Ф

Ур

Ю и„

I

«вйЬ «Q eO

4 4k а

1.I