Цифровой апертурный корректор

 

Изобретение относится к цифровой телевизионной технике. Цель изобретения - расширение динамического диапазона коррекции. Корректор содержит АЦП 1, блоки задержки 2 и 3, сумматоры 4, 5 и 11, блок сравнения (БС) 6, счетчик 7 импульсов, блок оперативной памяти (БОП) 8, эл-т И 9, блок постоянного запоминания 10 и дешифратор 12. Цифровое значение порогового уровня, предварительно определенное по величине максимальных шумовых флуктуаций в соответствующей зоне коррекции и записанное в БОП 8, поступает в БС 6. При превышении сигналом коррекции, поступающим с сумматора 5, данного порогового уровня на выходе БС 6 формируется сигнал включения, который управляет блоком постоянного запоминания 10, переводя его в активное состояние. Он работает как преобразователь кодов, в котором цифровой сигнал коррекции преобразуется в соответствии с определенной передаточной х-кой, присущей каждой зоне коррекции,и одновременно инвертируется. Цель достигается введением БС 6, БОП 8 и эл-та И 9. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А2 (51)5 Н 04 N 5/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1228300 (21) 4333251/24-09 (22) 25. 11.87 (46) 15.06.90. Бюл. Кр 22 (71) Ленинградский электротехнический институт им. В.И.Ульянова (Ленина) (72) В.А.Колесник (53) 621.397 (088.8) (56) Авторское свидетельство СССР

У 1228300, кл . Н 04 N 5/14, 1984. (54) ЦИФРОВОЙ АПЕРТУРНЫЙ КОРРЕКТОР (57) Изобретение относится к цифро— вой телевизионной технике. Цель изобретения — расширение динамического диапазона коррекции. Корректор содержит АЦП 1, блоки 2 и 3 задержки, сумматоры 4, 5 и 11, блок 6 сравнения (БС), счетчик 7 импульсов, блок 8 оперативной памяти (БОП), эл-т И 9, блок 10 постоянного запо2 минания и дешифратор 12. Цифровое значение порогового уровня, предварительно определенное по величине максимальных шумовых флуктуаций в соответствующей зоне коррекции и записанное в БОП 8, поступает в БС 6.

Прн .превышении сигналом коррекции, поступающим с сумматора 5, данного порогового уровня на выходе БС 6 формируется сигнал включения, который управляет блоком 10 постоянного запоминания, переводя его в активное состояние. Он работает как преобразователь кодов, в котором цифровой сигнал коррекции преобразуется в соответствии с определенной передаточной х-кой, присущей каждой зоне коррекции, и одновременно инверти— руется. Цель достигается введением

БС 6, БОП 8 и эл-та И 9. l ил., 1 табл.

1571792

Изобретение относится к цифровой елевизионной технике, в частности передающих телевизионных камерах.

Целью изобретения является расЩирение динамического диапазона коррекции.

На чертеже представлена структурная электрическая схема предлагаемого

Ь цифрового апертурного корректора.

Устройство содержит аналого-циф" ровой преобразователь АЦП 1, первый лок 2 задержки, второй блок 3 за ержки, первый сумматор 4, второй умматор 5, блок б сравнения, счетчик 7 импульсов, блок 8 оперативной

1 амяти, элемент И 9, блок 10 постоянного запоминания БПЗ, третий сум«матор 11, дешифратор 12.

Цифровой апертурный корректор работает следующим образам.

Аналоговый сигнал изображения входа 2 поступает в аналого-цифро вой преобразователь 1, который осу- 25 ществляет выборку по амплитуде из сигнала U в момент поступления с входа 3 импульса считывания элемента изображения f>< . С выхода АЦП 1 снимается цифровой,синхроимпульс (СИ) А, представленный в параллельном и-разрядном коде, например и = 6. При го ризонтальной апертурной коррекции цифровой СИ поступает на входы блока

2 задержки и первого сумматора 4. В .блоке 2 осуществляется задержка цифрового СИ на время, равное периопу поступления сигнала считывания 1/f qq с входа 3, т.е. на время считывания одного элемента изображения. При

-наличии сигнала В на инверсном выходе блока 2 на выходе первого сумматора 4 сигнал логической единицы.

Полученный сигнал (А — В) в отличие от незадержанного сигнала А представлен в 7-разрядном коде и в связи с увеличением разрядности на единицу имеет другой диапазон уровней квантования. С выхода первого сумматора

4 сиrнал (А — В) поступает на первый вход второго сумматора 5, на вход которого с блока 2 задержки поступает задержанный и проинвертированный сигнал ( — С). Задержка сигнала (А — В) обеспечивается блоком 2, на вход которого сигнал (А — В) поступает с выхода первого сумматора 4.

Управление работой блока 2 осуществляется сигналом считывания f эц, пос1 тупающим с входа 3. При подаче сигМала логической единицы на вход заема второго сумматора 5 он работает как вычитатель, и íà его выходе формируется цифровой сигнал коррекции (А - 2В + С), диапазон уровней квантования которого увеличен на единицу по сравнению с сигналом (А — В).

Полученный 8-разрядный код сигнала (А - 2В + С) поступает в качестве младших разрядов на адресные входы

БПЗ 10, информационный вход блока 8 оперативной памяти и на первый вход блока 6 сравнения. На второй вход блока 6 сравнения поступает с информационного выхода блоиа 8 оперативной памяти цифровое значение порогового уровня U „, предварительно определенное по величине максимальных шумовых флюктуаций в соответствующей зоне коррекции и записанное в блок 8 оперативной памяти.

При апертурной корреции реальноrd СИ на второй вход элемента 9 И поступает сигнал управления апертурным корректором УАК с уровнем логического нуля. При этом элемент 9 И закрыт, на его выходе формируется сигнал логического нуля, который определяет режим вывода информации из блока

8 оперативной памяти.1При превышении сигналом коррекции (А - 2B + С) данного порогового уровня U « на выходе блока б сравнения формируется сигнал включения, поступающий на управляющий вход БПЗ 10 и переводящий его в активное состояние. БПЗ 10 работает как преобразователь кодов. Цифровой сигнал коррекции преобразуется в соответствии с определенной передаточной характеристикой F (А — 2В + С), присущей каждой зоне коррекции, и одновременно инвертируется. Для каждой зоны в БПЗ 10 хранится определенная передаточная характеристика

° F .(А — 2В + С), а в блок 8 оператив— ной памяти — значение порогового уровня U,, Выбор соответствующих передаточной характеристики и значения порогового уровня для i-ой зоны осуществляется путем управления старшим адресными входами БПЗ 10 и адресными входаьи блока 8 оперативной памяти с помощью выходных сигналов старших разрядов счетчика 7 импульсов, на счетный вход которого с входа блока 6 поступают импупьсы считывания. Начальная устаРезультат

Старший бит

БПЗ 10 суммато25 ра 11

Нормальная область значений

0.0

Положит ел ьно е ограничение

Формула изобретения

Отрицательное ограничение

Цифровой апертурный корректор по авт. св. N - 1228300, о т л и ч а ю35 шийся тем, что, с целью расшиНормальная об-. ласть значений

Составитель Г. Князева

Редактор Т. Парфенова Техред А, Кравчук

Корректор Л. Бескид

Заказ 1523 Тираж 535 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж 35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101

15 новка счетчика 7 происходит в начале каждой телевизионной строки подачей на его установочный вход строчного синхроимпульса. Полученный корректирующий сигнал с информационного выхода БПЗ 10 подается на вход третьего сумматора 11, на второй вход которого поступает неинвертированный сигнал В с выхода блока 2 ° На вход заема третьего сумматора подан сиг нал логической единицы, чем обеспечивается суммирование сигнала В и инвертированного сигнала F (А — 2В +

+ С), с выхода БПЗ 10. На выходе третьего сумматора. 11 формируется апертурно скорректированный сигнал (В— — F (А — 2В + С)), который подается на второй вход дешифратора 12, первый вход которого соединен с информационным выходом БПЗ 10. Дешифратор

12 обеспечивает проверку текущего значения сигнала изображения на превышение максимально допустимого значения и-разрядного слова. Контрольным при этом является старший разряд

СИ на выходе БПЗ 10 и старший разряд

СИ на выходе третьего сумматора 11.

В таблице приведены состояния дешифратора 12.

71792 6 рения динамического диапазона коррекции, введены блок оперативной памяти, блок сравнения и элемент И, 5 причем адресный вход блока оперативной памяти соединен с выходом счетчика импульсов, а информационный выход — с первым входом блока сравнения, второй вход блока сравнения— с выходом второго сумматора и информационным входом блока оперативной памяти, а выход блока сравнения — с управляющим входом блока постоянного запоминания устройства и

15 первым входом элемента И, второй вход которого является входом сигнала управления апертурным корректором, а выход элемента И соединен с входом записи блока оперативной памяти.

2О