Двоичный умножитель

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при обработке сигналов частотных датчиков. Целью изобретения является расширение функциональных возможностей двоичного умножителя за счет изменения длительности выходных импульсов путем регулировки длительности входных сигналов. Умножитель содержит счетчик, D-триггеры и логический элемент ИЛИ, причем информационный вход умножителя соединен с тактовым входом счетчика и со входом сброса D-триггеров, тактовые входы которых - к управляющим входам задания коэффициента умножения, а выходы D-триггеров объединяются логическим элементом ИЛИ. Длительность выходных сигналов в предложенном двоичном умножителе равна длительности паузы между его входными импульса. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (1!) (gg)g G 06 F 7/68

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 3991396/74-63 (22) 25.10,85 (46) 30.06.90. Бюл. У 24 (72) А.Ю.Герасимов, С.В,Караваев и Л.E.Øàõìåéñòåð (53) 681.325(088.8) (56) Данчеев В,П. Цифро-частотные вычислительные устройства - M. Энергия, 1976, с, 24. (54) ДВОИЧНЫЙ УМНОЖЕТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано при обработке сигналов частотных датчиков. Целью изобретения является расширение функциональных возможиостей двоичного умножителя за счет изменения длительИзобретение относится к вычислительной технике и автоматике и может. быть использовано, в частности, при обработке сигналов частотных датчиков и программировании запоминающих устройств, Цель:изобретения — расширение функциональных воэМожностей умнежителя за счет обеспечения возможности изме- . нения длительности. выходных импульсов путем регулировки длительности входных сигналов.

На чертеже приведена логическая схема двоичного умножителя.

Двоичный умножитель содержит счетчик 1, D-триггеры 2, логический элемент ИЛИ 3, управляющие входы 4, информационный вход 5 и выход 6, Информационный вход 5 двоичного умножителя соединен с тактовым входем

2 ности выходных импульсов путем регулировки длительности входных сигналов, Уиножитель содержит счетчик, D-триггеры и логический элемент ИЛИ, причем информационный вход умножи" теля соединен с тактовым входом счетчика и с входами сброса D-триггеров тактовые входы которых подключены к соответствующим выходам счетчика, а информационные входы — к управляющим входам задания коэффициента умножения, а выходы D-триггеров объединяются погическим элементом ИЛИ. Длительность выходных сигналов в предложенном двоичном умножителе равна длительности паузы между его входными импульсами. 1 ил. счетчика 1 и с входами сброса D-триггеров 2. Выходы разрядов счетчика 1 подключены к тактовым входам соответствующих D-триггеров 2, информационны входы которых соединены с управляющими входами 4 умножителя. Выходы Р-три геров 2 объединяются логическим элементом ИЛИ 3, выход которого является выходом 6 двоичного умножителя.

Устройство работает следующим образом.

На управляющие входы 4 двоичного умножителя подается информация о коэффициенте умножения, на информационный вход 5 - сигналы умножаемой частоты, которые подсчитываются счетчиком 1 по заднему фронту каждого:импульса. В момент прихода очередного заднего фронта входного импульса один из разрядов счетчика 1 переходит из

15751 79 состояния логического "0" в состояние логической "1", т.е. на его выходе формируется передний фронт импульса,, поступающего на тактовый вход соответ;ствующего D-триггера 2. При этом

Й-триггер 2, в зависимости от состояния сигнала на его информационном

- входе, либо переключается в единичное

Состояние,,либо сохраняет состоявшие логического "0". Следующий импульс, поступающий с информационного входа

5 умножителя, сбрасывает ранее уота овленный D-триггер 2. Таким образом, isa выходах тех D-триггеров 2, на инормационных входах которых поддерживается сигнал логической "1", форми- уются импльсы длительностью, равной тельности паузы между импульеами ходной частоты. Причем упомянутые 20

Импульсы, формируемые на выходах Dтриггеров 2, не пересекаются во време ни, поскольку sa один период сигналов рходной частоты возможно переключение их состояния "0" в состояние "1 только одного разряда счетчика 1, Поэтому возможно объединение выходных сигналов Р-триггеров 2 логическим элементом ИЛИ 3, выход которого яв- ляется выходом б двоичного умножителя.

Средняя частота выходных сигналов двоичного умножителя равна

К вып х где f — частота выходных сигналов двоичного умножителя;

К - десятичное число, соответствующее двоичному коду, подаваемому на управляющие входь

4 двоичного умножителя;

n — число разрядов счетчика

Использование в предлагаемом двоичном. умножителе D-триггеров 2 в качест" ве схем выделения фронтов выходных сигналов разрядов счетчика 1 позволяет исключить из состава устройства цифровые элементы с динамическими входами (выходами). При этом подключение входов сброса D-триггеров 2 к информационному входу 6 умножителя обеспечивает формирование на выходах Ц-триггеров 2 импульсов длительностью, равной длительности паузы между входными импульсами умножителя, Таким образом, указанное свойство предлагаемого устройства позволяет проводить регулировку временных параметров его выходных сигналов без использования каких-либо внутренних регулировочных элементов.

Формула изобретения

Двоичный умножитель, содержащий счетчик, логический элемент ИЛИ, управляющие входы, информационный вход и выход, причем. информационный вход умножителя соединен с тактовым входом счетчика, @ выход логического элемента ИЛЧ является выходом умножителя, о-т л и ч а ю шийся тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности изменения длительности выходных импульсов путем регулировки. длительности входных сигналов, в его состав введены D-триггеры по числу управляющих входов, причем выходы разрядов счетчика соединены с тактовыми входами соответствующих D-триггеров, ° информационные входы которых соеди нены с соответствующими управляющими входами умножителя., выходы подключены к входам логического элемента ИЛИ, а входы сброса объединены и соединены с информационным входом умножителя, 157517> Заказ 1785

Тираж 565

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101 Редактор Н,Киштулинец

Составитель С.Сушко

Т«Р Л, Серд1окова Корректор О.Ципле

Двоичный умножитель Двоичный умножитель Двоичный умножитель 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки частотной информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах синхронизации устройств вычислительного комплекса, работающего с различными операционными скоростями

Изобретение относится к вычислительной технике и может быть использовано в устройствах и системах автоматического управления

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах автоматического управления

Изобретение относится к вычислительной технике, а также может быть использовано в генераторах и цифровых синтезаторах частот (,в частности, в дробных синтезаторах частот)

Изобретение относится к вычислительной технике и может быть использовано в системах автоматического управления

Изобретение относится к измерительной и вычислительной технике и может быть использовано для суммирования импульсных последовательностей в цифровых синтезаторах частот с любым дискретом изменения выходной синтезируемой частоты

Изобретение относится к информационно-измерительной технике и может быть использовано в системах f автоматического управления

Изобретение относится к вычислительной технике и может быть использовано для построения управляющих устройств в накопителях на магнитных дисках

Изобретение относится к области вычислительной техники и может быть использовано при построении устройств, умножающих частоту последовательности импульсов типа меандр

Изобретение относится к радиотехнике, а именно к измерительной технике, и в частности может быть использовано в технике радиосвязи, например в синтезаторах частоты приемопередающих установок с программной перестройкой рабочей частоты (ППРЧ) в качестве умножителей частоты следования импульсов

Изобретение относится к вычислительной технике и может использоваться в устройствах, обрабатывающих операнды, представленные в широтно-импульсной, частотной и кодовой формах

Изобретение относится к автоматике и вычислительной технике, а также к системам автоматического управления и может найти применение в системах числового программного управления, в измерительных и вычислительных устройствах

Изобретение относится к автоматике и вычислительной технике и может быть использовано для цифроаналогового преобразования знакопеременного кода в частоту с возможностью цифровой коррекции, а также в вычислительных устройствах для умножения частоты следования импульсных сигналов на параллельный двоичный код

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении функциональных преобразователей, а также в специализированных вычислительных устройствах для умножения частоты следования импульсных сигналов на параллельный двоичный код

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления производственными процессами

Изобретение относится к автоматике и вычислительной технике, а также к системам автоматического управления и может найти применение в системах числового программного управления, в измерительных и вычислительных устройствах

Изобретение относится к автоматике и вычислительной технике и может быть применено, в частности, для умножения частоты следования импульсных сигналов, искаженных случайными помехами

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах обработки сигналов частотных датчиков и при синхронизации сигналов в бесфильтровых анализаторах спектра
Наверх