Устройство для умножения частоты следования импульсов

 

Изобретение относится к вычислительной технике и может быть использовано при построении специализированных многомерных систем управления. Целью изобретения является уменьшение объема аппаратурных затрат и снижение энергопотребления. Устройство для умножения частоты следования импульсов содержит первый элемент 1 задержки, счетчик 2 прямого счета, блок 3 управления, блок 4 памяти, сумматор 5, регистр 6, реверсивный счетчик 7, второй элемент 8 задержки, генератор 9 тактовых импульсов и делитель 10 частоты, соединенные между собой функционально. Блок 3 управления содержит дешифраторы 11, элемент ИЛИ 12 и счетчик 13, соединенные между собой функционально. 1 ил.

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) 01> (51)5 С 06 F 7/68

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

О

ГОСУДАРСТВЕННЫЙ HOMHTET

ПО ИЗОБРЕТЕНИЯМ И ОЪ(РЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4471912/24-24 (22) 27,06.88 (46) 30.06.90, Бюл. II" 24 (71) Пензенский политехнический институт (72) В .Н.Попов и В А.Латынов (S3) 681.325(088,8) (56) Авторское свидетельство СССР

В 798831, кл, G Об F 7/60,. 1981.

Авторское свидетельство СССР

9 1410027 ° кл. G 06 F 7/68, 1986. (S4) УСТРОЙСТВО ДЛй УМНОЖЕНИЯ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ (57) Изобретение относится к вычислительной технике и может быть использовано при построении специализирован2 ных многомерных систем управления. Целью изобретения является уменьшение объема аппаратурных затрат и снижение энергопотребления. Устройство для умножения частоты следования импульсов содержит первый элемент 1 задержки, счетчик 2 прямого счета, блок 3 управления, блок 4 памяти, сумматор 5, регистр 6, реверсивньй счетчик 7, второй элемент 8 задержки, генератор 9 тактовых импульсов и делитель 10 частоты, соЕдиненные между собой функционально. Блок 3 управления содержит дешифраторы 11, элемент ИЛИ 12 и счетчик 13, соединенные между собой .функционально. 1 ил.

1575180

Изобретение относится к вычи лиt åëüíîé технике и может быть использовано при построении специализированных многомерных систем управления.

Цель изобретения — уменьшение объема аппаратурных затрат и снижение

Энергопотребления.

На чертеже представлена функциональная схема предлагаемого устройства, Устройство содержит первый элемент задержки, счетчик 2 прямого счета, блок 3 управления, блок 4 памяти, сум- . матор 5 регистр б реверсивный счет

Ф чик 7, второй элемент 8 задержки, генератор 9 тактовых импульсов и дели тель 10 частоты, соединенные между собой функционально. Блок 3. управления одержит 7. дешифраторов ll, элемент

ИЛИ 12 и гчетчик 13, соединенные между собой функционально.

Устройство для умножения частоты следования импульсов обеспечивает

Йыполнение в рамках единого алгоритма и структуры двух операций преобразования: измерительное умножение частотно-модулированной импульсной по-.. следовательности, функциональное преобразование (в частности, линеаризацию характеристик частотных датчиков измерительных преобразователей, выходЙым сигналом которых является частотно-импульсный сигнал) частотного сиг— нала, Функциональное преобразование обеспечивается цифровым умножителем путем преобразования кодовых эквивалентов И информативного параметра вход М його сигнала. Откорректированное значение кода N<< íà i-ом участке аппроксимации находится в виде где N.,„- кодовый эквивалент периода

Тх входной последователь- 45 ности импульсов.;

A N „, — код коррекции íà i-ом участке аппроксимации.

Значения кодов ДИ „, (i=1, 2,..., ) рассчитываются заранее по заданной 50 функциональной зависимости (например, характеристике преобразователя

Частотного сигнала) и записывается в блок 4 памяти. Каждые импульсы входной последовательности F >z поступают на рабочий вход, сумматора 5. При этом в сумматоре 5 формируется сумма кода

:И,, сформировавшегося к моменту окончания периода Т, и кода коррекции

Д N;, ус та н авлив ающихс я на выходах блока 4 памяти И =М + QN y, ° При этом в сумматоре 5 будет записываться только код N» из счетчика 2, Импульс с выхода элемента 1 задержки обеспечивает также перепись содержимого сумматора 5 в регистр б.

На вычитающий выход счетчика 7 поступают с выхода генератора 9 импульсов импульсы с частотой F>. Каждое.обнуление счетчика 7 вызывает формирование сигнала на выходе его старшег» разряда, Зтот импульс поступает на выход устройства для умножения частоты следования импульсов, а также через элемент 8 задержки на синхровход счетчика 7., что обеспечивает за-.. пись в ячейки счетчика содержимого регистра б.

Таким образом, частота следования импульсов. на выходе устройства определяется как

Fî

Т Е М Т„

Если в счетчик 7 поступает откорректированное значение кода И „=И +

+ Ь Ы „;, то частота на выходе устройства будет определяться следующим образом:

Fo 1 >

F — — — — — =MF

6ы» N„(T„+h,т„)Р, Т,+ДТ, 1 где F = — — — — частота следования

Х Т„+ДТ импульсов на соответствующем участке линеаризации.

В том случае, когда входной сигнал соответствует линейному участку, код коррекции $N =0 и в сумматоре 5 будет переписываться только код N >, Импульс входной последовательности проходит через элемент 1 задержки и сбрасывает счетчик 2 в нулевое состояние, подготавливая его к работе.

Импульсы тактовой последовательности

F проходят через делитель 10 часО тоти следования импульсов на счетный вход счетчика 2, В течение каждого периода Т„ следования импульсов входной последовательности в счетчике формируется кодовый эквивалент N

=Т, Г„ М . Группа дешифраторов 11„—

11 (блок 3 управления), настроенных на границы участков линеариэации (коррекции), контролирует состояние счетчика 2, При этом импульсы, вырабаты- .

Корректор Т.Палий

Заказ 1785 Тираж 5б4 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Ужгород, ул. Гагарина, 101

5 15751 ваемые дешифраторами в те моменты, . .когда код переходит через соответствующие значения {узлы, проходят на счетный вход счетчика 13 через элемент

ИЛИ 12 блока 3 управления. Разрядные выходы счетчика 13 связаны с адресными входами блока 4 памяти, Это обеспечивает выборку из ячеек блока 4 памяти соответствующих значений кодов

4И»<, Счетчик 13 устанавливается в исходное состояние (нулевое) одновременно со счетчиком 2, Если срабатывают все дешифраторы 11< -11, что соответствует выходу на линейный участок .характеристики преобразования, состояние счетчика 13 таково, что из блока памяти выбирается нулевой код, т,е. Q N; =О.

Таким образом, предлагаемое устрой- 20 ство обеспечивает наряду с умножением частоты следования импульсов и операцию функционального преобразования информативного параметра входного сигнала способом кусочно-ступенчатой 25 аппроксимации заданной зависимости.

Выигрыш по объему аппаратурных затрат предлагаемого устройства по сравнению с прототипом можно определить следующим образом: 30

1од 11 к, 1т Фф

,О 1оя И

;=1

v где 1 — число участков аппроксимации 35

N; — кодовый эквивалент, соответствующий i-му узлу аппроксимации;

- 11к 40 где N g 3» — неоткорректированное значение кодового эквивалента в i-ом узле аппроксимации.

Анализ последнего выражения показывает (ЬИ; аа 11„ ), что в предлагаемом устройстве требуется значительно меньший объем блока памяти.

Формула изобретения .Устройство для умножения. частоты

Составитель В,Гусев

Редактор И,Середа Техред Л.Сердюкова

80 6 следования импульсов, содержащее генератор тактовых импульсов, делитель частоты, счетчик прямого счета, реверсивный счетчик, регистр, блок памяти, первый и второй элементы задержки и блок управления, входы Z дешифраторов которого (где Z — число участков линеаризации характеристики входного сигнала) соединены соответственно с разрядными выходами счетчика

t прямого счета устройства, выходы Z дешифраторов соединены с входами элемента 1ПИ, выход которого соединен со счетным входом счетчика, разрядные выходы которого соединены соответственно с адресными входами блока памяти устройства, а вход установки в "0" счетчика блока управления соединен с выходом первого элемента задержки устройства, причем выход генератора тактовых импульсов соединен с входом вычитания реверсивного счетчика и входом делителя частоты, выход которого соединен со счетным входом счетчика прямого счета, вход установки в "0" которого соединен с выходом первого элемента задержки, вход которого соединен с информационным входом устройства, разрядные выходы соединены соответственно с установочными входами реверсивного счетчика, выход старшего разряда которого соединен с входом второго элемента задержки и является выходом устройства, выход второго элемента задержки соединен с входом синхронизации реверсивного счетчика, о тлич ающе ес я тем, что, с целью уменьшения объема аппара турных затрат и снижение энергопотребления, в него введен сумматор, входы первой группы которого соединены соответственно с разрядными выходами счет чика прямого счета, а разрядные выходы блока памяти соединены соответственно с входами второй группы сумматора, вход управления которого соединен с входом первого элемента задержки, выход которого соединен с синхровходом регистра.