Устройство для измерения частот появления групп команд

 

Изобретение относится к вычислительной технике и может быть использовано для оптимизации системы команд ЭВМ с целью сокращения объема занимаемой памяти и времени выполнения программ. Устройство для измерения частот появления групп команд содержит счетчик 1 адреса, два элемента ИЛИ 2 и 3, три элемента И 4, 10 и 11, триггер 7, блок 8 буферной памяти и блок 9 формирования групп команд. Устройство обеспечивает формирование частоты появления групп и выдачу этой информации в блок буферной памяти. 1 ил.

СОЮЗ СОВЕТСНИК

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (191 01) Д1) С 06 Р ? 1/28

1

1."

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4611295/24-24 (22) 29.09.88 (46) 15.07.90. Бюл, ?? 26 (72) В.А,Батраков, В.И,Завгородний и С,В,Федосеев (53) 681,3 (088.8) (Se) Авторское. свидетельство СССР

У 1357963в кп, G 06 F 1 1/26ь 1986 °

Авторское свидетельство СССР

?? 1405062, кл. G 06 F 11/28, 1986, (54) УСТРОЙСТВО ДЛЯ ИЗ?"?КРЕНИЯ ЧАСТОТ

ПОЯВЛЕНИЯ ГРУПП КОМАНД (57) Изобретение относится к вычисли2 тельной технике и может быть использовано для оптимизации системы команд

3 8M с целью сокращения объема э анимаемой памяти и времени выполнения программ, Устройство для измерения частот появления групп команд содержит счетчик 1 адреса, два элемента

ИЛИ 2 и 3, три элемента И 4 10 и 1!, триггер 7, блок 8 буферной памяти и блок 9 формирования групп команд, Устройство обеспечивает формирование частоты появления групп и выдачу этой информации в блок буферной памя, ти. 1 ил.

1578717

Изобретение относится к вычислительной технике и может быть использо нано для оптимизации систем команд

ЭВМ с целью сокращения объема зани5 маемой памяти и времени выполнения команд.

Цель изобретения — повышение быстродействия, На чертеже представлено предлагае- lp мое устройство.

Устройство содержит счетчик 1 адреса, элементы ИЛИ 2 и 3, элемент

И 4, элементы 5 и 6 задержки, триггер 7, блок 8 буферной памяти, блок

9 формирования групп команд, элементы И 10 и 11, элемент !.2 задержки, информационный вход 13, тактовый вход 14, вход 15 чтения, вход 16 начальной установки устройства, 20 вход 17 признака конца считывания, выход 18 готовности устройства, выход 19 результата работы устройства, информационный вход 20 кода команды, Устройство работает следующим 25 образом .

Первоначально на вход 16 устройства поступает сигнал, который обнуляет содержимое ячеек блока 8 буферной памяти, счетчик 1 адреса, через эле- 3р мент ИЛИ 3 сбрасывает триггер 7 и подготавливает к работе блок 9 формирования групп команд. На единичном выходе триггера 7 устанавливает" ся низкий потенциал, который через выход 18 устройства. сигнализирует

ЭВМ о готовности устройства к анализу команд программы.

Высокий потенциал с инверсного выхода триггера 7 поступает на вход записи блока 8 буферной памяти, раз" решая тем самым запись информации и ячейки блока 8, Данный потенциал поступает также на вход суммирования счетчика 1 ðåñà коммутируя его 45

) цени на режим суммирования. Код, установленный на группе выходов счетчика 1 адреса (в начале работы — нулевой), поступая на адресный вход блока 8, определяет адрес ячейки блока 8 (первый), в которую разрешена запись, С информационного входа 13 устройства в блок 9 записывается код количества команд, образующих исследуемую -группу команд программы (группа, в общем случае, состоит из одной и более команд), В случае неравенства данного кода коду количества команд н группе, сформированному блоком 9 в процессе исследования программы (а в начале работы так и будет), низкий потенциал с выхода блока 9 запрещает прохождение тактовых сигналов через элемент И 10 в блок 8. Устройство готоно к работе.

Работа устройства в режиме анализа команд программы и записи этой информации в блок 8 состоит иэ двух этапов. На первом этапе осуществляется формирование первой из возможных комбинаций (групп) команд, Это происходит следующим образом. На вход 20 устройства поступают коды команд исследуемой программы, которые аопровождаются тактовыми сигналами, поступающими на вход 14 устройства. В блоке 9 формирования группы команд осуществляется формирование из кодов команд очередного кода группы команд, Одновременно по тактовым сигналам формируется код количества команд, включенных в состав формируемой . группы.

На данном этапе (такте) информация с группы информационных выходов блока 9 присутствует на информационном входе блока 8, но ячейки памяти блока не записывается, так как тактовый сигнал, появляющийся на выходе элемента 6 задержки через время, достаточное для формирования очередного кода группы команд, не подается на тактовый вход блока 8, поскольку элемент И 10 закрыт.

Первый этап осуществляется до тех пор, пока код количества команд в группе, сформированный блоком 9 при поступлении тактовых сигналов, не станет равным коду, записанному в блок 9 через информационный вход 13 устройства, При этом на выходе блока

9 появляется высокий потенциал, который разрешает поступление тактовых сигналов на тактовый вход блока 8.

На втором этапе работы устройства в режиме анализа команд программы осуществляется и запись этой информации в блок 8, Это происходит следующим образом, Каждая ячейка блока 8 содержит регистр для хранения кода группы команд и счетчик, на котором подсчитывается количество использования данной группы команд в программе. При поступлении в блок 8 тактового сигнала осуществляется анализ кода, присутствующего на информа5 15 ционном входе блока 8. Возможны два случая.

В случае, если ни в одном регистре ячеек блока 8 не содержится кода, соответствующего поступившему коду группы команд (а при первой записи так и будет), данный код записывается в ячейку, в которую разрешена запись (в начале работы в первую ячейку). Одновременно в счетчик данной ячейки (первой) записывается едини-. ца. При этом на выходе признака наличия информации блока 8 появляется сигнал, который поступает на вход элемента 5 задержки. Сигнал, формируемый на выходе элемента 5 задержки, пройдя через элемент ИЛИ 2, увеличивает содержимое счетчика 1 адреса на единицу, Тем самым определяется смежная ячейка блока 8 для записи информации при возникновении ситуации, аналогичной описанной.

В случае, если в регистре одной из ячеек блока 8 к моменту выдачи сигнала с выхода элемента И 10 хранится код группы команд, равный коду, присутствующему на информационном выходе блока 9, с приходом в блок 9 тактового сигнала увеличивается на единицу содержимое только счетчика соответствующей ячейки блока 8.

В момент окончания работы по анализу исследуемой программы в блоке 8 будет храниться информация, содержащая коды групп команд и частоты их использования в программе.

Считывание содержимого блока 8 осуществляется следующим образом, ЭВИ вырабатывает сигнал, который поступает на вход 15 устройства. Этот сигнал устанавливает в единичное состояние триггер 7, на единичном выходе которого устанавливается высокий потенциал, который через выход 18 выдается в ЭВИ, сигнализируя о готовности устройства к работе в режиме чтения, Высокий потенциал с единичного выхода триггера 7 поступает на вход чтения блока 8 буферной памяти, разрешая тем самым считывание информации из ячеек блока 8 Данный потенциал поступает также на вход вычитания счетчика 1 адреса, коммутируя его цели на режим вычитания, Управляющий сигнал, поступивший на вход 15 устройства, после задержки на элементе 12 задерж" ки поступает через элемент ИЛИ 2 на

78717 6

5

50 счетный вход счетчика 1 адреса и уменьшает его содержимое на единицу.

В результате на группе информационных выходов счетчика 1 адреса устанавливается код, который, поступая на адресный вход блока 8, определяет адрес ячейки блока 8, иэ которой разрешено считывание информации (в начале работы в режиме считывания— ячейки, в которую была записана чнформация при последнем обращении в режиме з аписи) . Информация, хранящаяся в данной ячейке (содержимое ре» гистра и счетчика), через группу информационных выходов блока 8 поступает на выход 19 результата работы устройства, На вход 17 устройства из

ЭВМ начинают поступать сигналы с частотой, обеспечивающей считывание информации из одной ячейки блока 8, Данные сигналы поступают на вход элемента И 4 и элемента 12, На разрешающие входы данных элементов поступают потенциалы соответственно с выхода равенства нулю и с выхода неравенства нулю счетчика 1 адреса. Если код, хранящийся на счетчике 1 адреса, отличен от нуля, то на элемент И 4 поступает низкий потенциал, а на элемент 12 высокий; если код, хранящийся на счетчике адреса, равен нулю, то уровень потенциалов меняется на противоположный. Тогда каждый сигнал, появляющийся на входе !7 устройства, через элемент ИЛИ 2 уменьшает содержимое счетчика 1 адреса, тем самым разрешая считывание информации из смежной ячейки блока 8, После считывания информации из первой ячейки блока. 8 (код счетчика 1 адреса в этом случае равен нулю), очередной сигнал, поступивший на вход 17 устройства, поступает через элемент ИЛИ 3 на вход установки в нулевое состояние триггера 7. На единичном выходе триггера 7 появляется нулевой потенциал, который запрещает считывание информации.

Одновременно он поступает через вход

15 устройства в 3ВМ, сигнализируя об окончании режима чтения, При необходимости изменения количества команд в группе соответствующий код количества команд через вход

13 устройства записывается в блок 9 формирования групп команд. После на чальной установки работа устройства происходит описанным образом, 1578717

- 7

У

Составитель И,Сигналов

Редактор M,Öèòêèíà Техред Л Сердюкова

Корректор М,Кучерявая

Заказ 1918

Тираж 569

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãîðîä, ул. Гагарина, 101

Формула из обретения

Устройство для измерения частот появления групп команд, содержащее счетчик адреса, два элемента ИЛИ, два элемента задержки, триггер, элемент И, блок буферной памяти и блок формирования групп команд, причем выход признака наличия информации блока буферной памяти через первый 10 элемент задержки соединен с первым входом первого элемента ИЛИ, выход которого соединен со счетным входом счетчика адреса, информационный выход счетчика адреса соединен с 15 адресным входом блока буферной памяти, информационный выход которого является выходом результата устройства, вход чтения устройства соединен с единичным входом триггера, вход на- 20 чальной установки устройства соединен с первым входом второго элемента

ИЛИ, входом сброса блока буферной . памяти и входом начальной установки блока формирования групп команд, выход второго элемента ИЛД соединен с нулевым входом триггера, инверсный выход крторого соединен с входом записи блока буферной памяти, единичный выход триггера соединен с вхо- 30 дом чтения блока буферной памяти и . является выходом готовности,устройства, тактовый вход устройства соединен с тактовым входом блока формирования групп команд и через второй элемент задержки - с первым входом первого элемента И, выход блока формирования групп команд со единен с вторым входом первого элемента И, выход которого соединен с тактовым входом блока буферной памяти, вход кода команд устройства соединен с входом кода команд блока формирования групп команд, выход которого соединен с информационным входом блока буферной памяти, информационный вход устройства соединен с информационным входом блока формирования групп команд, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены два элемента И и третий элемент задержки, причем вход признака конца считывания устройства соединен с первыми входами второго и третьего элементов И, выход неравенства нулю счетчика адреса соединен с вторым входом второго элемен1 та И, выход которого соединен с вторым входом первого элемента ИЛИ, выход равенства нулю счетчика адреса соединен с вторым входом третьего элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, вход начальной установки устройства соединен с входом общения счетчика адреса,,единичный выход триггера соединен с входом вычитания счетчика адреса, инверсный выход триггера соединен с входом суммирования счетчика адреса, вход чтения устройства через третий элемент задержки соединен с третьим входом первого элемента ИЛИ,