Генератор векторов

 

Изобретение относится к вычислительной технике и предназначено для использования в контроллерах графических растровых дисплеев при формировании графических изображений. Цель изобретения - пвышение быстродействия генератора векторов, которая достигается введением элементов 2ИЛИ 9 и 10, элемента 3ИЛИ-НЕ 11 и элементов 2И-3И-ИЛИ 5-8 и соответствующих функциональных связей. Изобретение целесообразно использовать в дисплейных системах обработки данных дистанционного зондирования Земли, в машиностроительном проектировании и других областях для снижения времени отображения графических изображений, в режиме генерации векторов, лежащих параллельно осям X 0 и Y, а также под углами, кратными 45°, к этим осям. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.Я0„„1580343 А1 (Я)5 6 06 У 3/?53

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМ, / СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4353259/24-24 (22) 05.11.87 (46) 23.07.90. Бюл. № 27 (71 ) Государственный научно-исследо- вательский центр изучения природных ресурсов (72) П.П.Смирнов (53) 681.327.11 (088.8) (56) Патент США ¹ 4580236, кл. G 06 F 3/00, 1986. (54) ГЕНЕРАТОР ВЕКТОРОВ (57) Изобретение относится к вычислительной технике и предназначено для использования в контроллерах графических растровых дисплеев при формировании графических изображений.

Цель изобретения — повышение быстродействия генератора векторов, которая достигается введением элементов

2ИЛИ 9 и 10 элемента ЗИЛИ-НЕ 11 и элементов 2И-ЗИ-ИЛИ 5-8 и соответствующих функциональных связей. Изобретение целесообразно использовать в дисплейных системах обработки данных дистанционного зондировапия Земли, в машиностроительном нроектироBdHHH и других областях для снижения времени отображения графических изображений, в режиме генерации Bекторов, лежащих параллельно осям Х и Х, о а также под углами, кратными 45, к этим осям. 1 ил.

1580343

Генератор векторов работает в трех режимах: загрузки, сравнения и

rенерации.

На этапе загрузки из ЭВМ (не показана) с информационного входа 12 генератора на входы блока 1 и формирователя 3 подаются значения координат начала Х„, YH è конца Х„, Y „ вектора. При этом в формирователе 3 координаты Х„, Y заносятся в соответствующие регистры, а координаты

Хн,Y н — в соответствующие счетчики.

55

Изобретение относится к вычислительной технике и предназначено для использования в контроллерах графических растровых дисплеев при форми5 ровании графических иэображений.

Цель изобретения — повышение быстродействия генератора.

На чертеже представлена блок-схема генератора векторов. 10

Генератор векторов содержит арифметико-логический блок 1,. блок 2 управления, формирователь 3 адреса, блок 4 памяти, элементы 2И-3И-ИЛИ 5-8, элементы 2ИЛИ 9 и 10 и элемент ЗИЛИНЕ 1 1 . Кр оме т or о, схема содержит информационный вход 12, вход 13 кода цветов и выход 14 генератора.

Арифметико-логический блок 1 содержит регистры для хранения входных 20 значений координат начала вектора

Х„, YH и конца вектора Х„, У, вычислители параметров ДХ = 1Х k" Х „1, Л = {ӄ— У„1, Н = 2са, P = 2(dY—

-

+ N)V(R; + Р ); блоки сравнения Х„ сХ, Y c Y dX cdY R.)Îè триггеры для хранения результатов сравнения; регистры для хранения N

P, R; генератор частот Р (тактовая) и F (максимальная) и блоки управления и ввода данных из ЭВМ (не показаны ) .

Блок 2 управления содержит элементы И и ИЛИ и предназначен для формирования сигналов управления счетчиками адресов текущих координат Х и У (не показаны).

Формирователь 3 адреса предназначен для выработки адресов и сигналов 40 управления памятью и содержит регистры для хранения координат Х„, Y реверсивные счетчики, адресов текущих координат Х, У; блоки сравнения текущих координат с координатами Х Y 45 (не показаны), На этапе сравнения в блок 1 производится сравнение координат Х„с Х к и Ун с У, Если при этом выявлено равенство Х я = Х„или YH = Y то осуществляется переход к этапу генерации. Если равенство не выяЬлено, то производится вычисление а Х

= Хк- Хн и aY = Y „- Ун. сравниваются д Х и dY. Если ДХ =

g Y то осуществляется переход к этапу генерации. Если д Х 4 dY, то вычисляются коэффициенты R о — 2дУ -dX; N = 2ДУ, Р = 2(4У вЂ” ДХ) . После этого осуществляется переход к этапу генерации, Любой результат сравнения запоминается на соответствующем триггере и выдается на соответствующий выход блока 1. В итоге на выходах с второго по одиннадцатый блока 1 формируется комбинация логических "0" и "1", соответствующая направлению вектора. Эта комбинация используется для настройки блока 2 управления и элементов 5-11, которые формируют сигналы инкремента или декремента счетчиков Х, У формирователя 3. Эле менты 5-8 являются коммутаторами, которые подают на входы соответствующих счетчиков либо сигналы от элементов 9-11 е частотой F при вым полнении одного из условий равенства Х н = Х, Х н= Y èëè d X = dY .либо сигналы от блока 2 управления с частотой F при невыполнении ни одного из условий равенства. Сигнал с выхода элемента 11 блокирует по вторым входам элементов 5-8 прохождение сигналов от блока 2 управления при выполнении хотя бы одного из условий равенства. При этом элементы

9 и 1О разрешают по четвертым входам элементов 5-8 прохождение частоты

F на входы декремента или инкремента соответствующих счетчиков в зависимости от сигналов Х ) Xks Х <Х

7 У, У Н (У, которые поступают кэ на третьи входы элементов 5-8.

Этап генерации начинается сразу после окончания этапа сравнения.Про.исходит выработка импульсов с частотой F или F которые в зависимости т от режима работы вызывают модификацию значений счетчиков К, Y. Эти значения передаются вместе с импульсами записи с выходов формирователя 3 на адресные входы блока 4 памяти, где происходит запоминание соответствую5 щих разрядов, из которых формируется изображение вектора. Процесс генерации продолжается до тех пор, пока в формирователе- 3 не произойдет сравнение текущего значения счетчика Х со значением Х и текущего значения счетчика Y со значением Ук. При этом с выхода формирователя 3 подается сигнал "Конец вектора" на вход блока

1, который прекращает выработку час- тоты.

Наличие в блоке 1 регистров для хранения параметров R, P, И и триггеров для хранения результатов сравнения Хн с Х1, Унс Ук ДХ с,5У позволяет совместить этап генерации текущего вектора с этапами загрузки и сравнения следующего вектора.

При генерации векторов, лежащих 20 параллельно оси Х или:Y а также под углами, кратными 45 к оси, формирование текущих координат производится путем безусловной модификации значений соответствующих счетчиков 25

Х, У. Поэтому скорость генерации определяется, в основном, быстродействием элементов, из которых выполнены блоки.

При генерации векторов всех осталь- 30 ных направлений требуется производить расчет текущего значения параметра P и сравнение его с нулем для принятия решения о модификации значений соответствующих счетчиков Х, Y.

Эти вычисления производятся в блоке 1.

45

Отсюда следует, что генерация векторов в первом случае может выполняться примерно в 2 раза быстрее,чем во втором случае.

Практическое применение целесообразно во всех графических дисплеях, например в системах отображения картографической информации где велика доля различных сеток, При отображении машиностроительных чертежей, где доля горизонтальных и вертикальных линий составляет до 80Х увеличение скорости генерации векторов в два раза вызывает снижение времени визуализации таких чертежей в 1,7 раза.

343 формула изобретения

Генератор векторов, содержащий арифметико-логический блок, информационный вход которого является информа .ионным входом генератора,первый выход которого соединен с такто,— вым входом блока управления, а с второго по восьмой выходы — с информационными входами блока управления, формирователь адреса и блок памяти, выход которого является выходом генератора, отличающийся тем, что, с целью повышения быстродействия генератора, он содержит четыре элемента 2И-ЗИ-ИЛИ, элемент

ЗИЛИ-НЕ и два элемента 2ИЛИ, четыре выхода блока управления соединены с первыми входами элементов 2И-ЗИ(-ИЛИ, выходы которых подключены к управляющим входам формирователя адреса, информационный вход которого соединен с информационным входом генератора, выход формирователя адреса. подключен к входу сигнала конца вектора арифметико †логическо блока, девятый выход которого соединен с первыми входами первого элемента

2ИЛИ и элемента ЗИЛИ-НЕ, десятый выход — с вторыми входами первого элемента 2ИЛИ и элемента ЗИЛИ-НЕ и первым входом второго элемента 2ИЛИ, второй вход которого и третий вход элемента ЗИЛИ-НЕ подключены к одиннадцатому выходу арифметико-логического блока, выход элемента ЗИЛИ-НЕ подключен к вторым входам элементов

2И-ЗИ-ИЛИ,третьи входы которых подключены к восьмому, седьмому, шестому и пятому выходам арифметико†.логического блока, четвертые входы первого и второго элементов 2И-ЗИ-ИЛИ соединены с выходом первого элемента

2ИЛИ, четвертые входы третьего и четвертого элементов ?И-ЗИ-ИЛИ соединены с выходом второго элемента

2ИЛИ, пятые входы элементов 2И-ЗИ-ИЛИ подключены к двенадцатому выходу .арифметико-логического блока, выходы группы формирователя адреса под ключены к адресным входам блока памяти, информационный вход которого является входом кода цвета генера— тора.