Широкодиапазонный логарифмический аналого-цифровой преобразователь

 

Изобретение относится к измерительной технике и может быть использовано в различных устройствах (в том числе селективных с преобразованием частоты) полуавтоматического и автоматического измерения и допускового контроля уровней амплитудно-частотных характеристик в логарифмическом масштабе в широком динамическом диапазоне уровней с малой погрешностью и высокой разрешающей способностью. Изобретение позволяет расширить динамический диапазон, повысить разрешающую способность и расширить области применения. Это достигается тем, что в преобразователь, содержащий измерительный усилитель 1, выпрямитель 4, узкодиапазонный логарифмический аналого-цифровой преобразователь 5, компараторы 6-10, блок 20 опорных напряжений, блок 11 управления, введены регулируемый аттенюатор 3, преобразователь 13 кода, сумматоры 14 и 15, регистры 16 и 17, блок 18 синхронизации. 3 з.п. ф-лы, 8 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦНАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU „„1580557 (51) 5 Н 03 М 1/62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР

1 (2l) 4481640/24-24 (22) 12.09.88 (46) 23,07,90, Бюл, 9 27 (72) А,д. Самойленко, Î,В, Покидышев, В,П, Глушковский и В,Я. Рекутин (53) 681.325(088.8) (56) Авторское свидетельство СССР

1259475, кл. Н 03 G 3/20, 1985.

Авторское свидетельство СССР

1".- 900440, кл, Н 03 И 1/62, 1980 °

1 (54) ИИРОКОД4АПАЗОННЫЙ ПОГАРИФИИЧБСКИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительной технике и может быть использовано в различных устройствах в том числе селективных с преобразованием частоты полуавтоматического и автоматического измерения и допускового

2 контроля уровней амплитудно-частотных характеристик в логарифмическом масш" табе в широком динамическом диапазоне уровней с малой погрешностью и высокой разрешающей способностью. Изобретение позволяет расширить динамический диапазон, повысить разрешающую способность н расширить области применения, Это достигае-ся тем, что в преобразователь, содержащий измерительный усилитель 1, выпрямитель 4, узкодиапазонный логарифмический аналого-цифровой преобразователь 5, компараторы 6-10, блок 20 опорных напряжений, блок 11 управления, введены регулируемый аттенюатар 3, преобразователь 13 кода, сумматоры 14 и 15, 9 регистры 16 и !7, блок 18 синхронизации. 3 з.п. ф-лы, 8 ил., 1 табл.

1580557

Изобретение относится к измерительной технике и может быть использовано в различных устройствах (в том числе селективных, с преобразованием частоты) полуавтоматического и автоматического измерения и допускового контроля уровней, затуханий, амплитудно-частотных характеристик в логарифмическом масштабе в широком динамическом диапазоне уровней с малой погрешностью и высокой разрешающей способностью.

Целью изобретения является расширение динамического диапазона, повышение разрешающей способности и расширение области применения.

На фиг.l приведена функциональная схема предлагаемого преобразователя; на фиг,2 — временные диаграммы работы преобразователя; на фиг.3 — фУнкциональная схема блока синхронизации; на фиг.4 — функционапьная схема блока управления; на фиг.5 — временные диаграммы работы блоков управления и синхронизации, на фиг.б — функциональная 25 схема измерительного усилителя; на фиг.7 — временные диаграммы переходных процЕссов в регулируемом аттенюаторе; на фиг.8 †семейство диаграмм, поясняющ д ение преобразователя 30 в определенных координатах, Широкодиапазонный логарифмический аналого-.цифровой преобразователь (фиг.1) содержит измерительный уси-. литель 1, входную шину 2, регулируемый аттенюатор 3, выпрямитель 4, узкоциапазонный логарифмический аналого-цифровой преобразователь 5 (УЛАЦП), компараторы 6-10, блок 11 управления, входы 12.преобразователя 13 кода, сумма4 торы 1 4 и 15, регистры 16 и 17, блок 18 синхронизации, шину 19 "Установка нуля", блок 20 опорных напряжений и выход 21.

На фиг.2 диаграмма 22 изображает импульсы частоты синхронизации, гоступающей на первый вход блока 18, ди- аграмма 23 — импульсы, поступающие с первого выхода блока 1& на вход синхронизации УЛАЦП 5, диаграмма 24 — импульсы, поступающие со второго выхода блока 18 на тактовый вход блока 11, диаграмма .25 — импульс записи, поступающий с третьего выхода блока 18 на вход записи регистра 16, диаграм55 ма 26 - импульсы записи, поступающие с четвертого выхода блока 18 на вход записи регистра 17, диаграмма 27 импульс "Установка нуля", поступающий с шины 19 "Установка нуля" на второй вход блока 18, диаграмма 28 импульс "Установка", поступающий с пятого выхода блока 18 ла первый и второй входы "Установка" блока 11.

Моменты времени: Тl — передний фронт, Т2 — задний фронт импульса "Установка нуля", ТЗ - передний фронт, Т5 задний фронт импульса "Установка", Т4 — момент первого (при установке нуля) переключения коэффициента усиления измерительного усилителя l

Т5 — также начало перестройки регулируемого аттенюатора 3, Тб — окончание перестройки регулируемого аттенюатора 3, Т7 — окончание переходных процессов, Т7 до Т8 — один такт преобразования УЛАЦП 5, Т8 — запись результата в регистр 16 (фиг.l),окончание режима установки нуля.

Блок 18 синхронизации (фиг.3) содержит первый 29 и второй 30 входы блока, делитель 31 частоты, инвертор 32, триггер 33, делитель 34 частоты, триггер 35, первый 36 и второй 37 делители с дешифратором, элементы И 38 и 39, выходы 40-44 блока синхронизации.

Блок управления (фиг.4) содержит третий информационный вход 45, первый вход 46 "Установка", тактовый вход 47, первый 48 и второй 49 информационные входы, триггеры 50.1 и 50.2. элементы И 51.1. 51.2, 51.3 формирователь 52 короткого импульса, инвертор 53, элементы ИЛИ-НЕ 54.1 и 54.2, счетчик 55, элемент И 56, блок ограничения кода, содержащий цифровые компараторы 57 и 58, первые выходы 59, четвертый 60 и пятый 61 информационные входы, второй вход 62

"Установка", инвертор 63, элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ 64, элемент ИЛИ 65, триггер 66, тактовый генератор 67, элемент И 68, блок ограничения кода, содержащий цифровые компараторы 69 и ?О, счетчик 71, вторые выходы 72.

На фиг.5 диаграмма 73 изображает сигнал иа выходе делителя 31, диаграмма .74 — сигнал на инверсном выходе триггера 33, диаграмма 75 — сигнал на выходе инвертора 32, диаграмма 76— сигнал на выходе делителя 34, диаграммы 73 и 76 (фиг.5) приведены для случая и = 10 п = 2, где п v n < — ко2 1 эффициенты деления делителей частоты 31 и 34 (при этом предполагается, что делители 31 и 34 работают по по15805 ложительным перепадам); диаграмма 77сигнал на инверсном выходе триггера 35; диаграмма ?8 - сигнал, на втором выходе счетчика 36 диаграмма 79— т

5 сигнал на прямом выходе триггера 66, диаграмма 80 — интернал счета счетчика 71; диаграмма 81 — сигнал на прямом выходе триггера 50.1, диаграмма 82 " диаграмма на прямом выходе триггера 50.2. Обозначения диаграмм

22-28 и моментов времени Тl-T8 (фиг.5) те же, что на фиг.2.

Измерительный усилитель (фиг.6) содержит аналоговый вход 83,,вход 84 управления, шины 84 ° 1-84,6 управления усилительными каскадами, фильтр 85.1, первый усилительный каскад 86 ° 1 содержит аналоговые мультиплексоры 87.1 и 87.2 и усилитель (с фиксированным коэффициентом усиления) 88.1, последующие усилительные каскады 86.286.6 содержат соответственно управляемые усилители 88.2-88.6 и фильтры

85.2-85.6,аналоговым выходом иэмери- 25 тельного усилителя является выход 89.

Управление усилительных каскадов 86.286.6 осуществляется комм;тацией с помощью аналоговых ключей (на фиг.б не показаны) по шинам управления 84.1-30

84.6, сигналы на которых определены кодом N на входе 84 управления и дешифратора 90 °

Широкодиапазонный логарифмический аналого-цифровой преобразователь

35 (фиг.! ) работает следующим образом.

Измерительный усилитель 1, коэффициент усиления которого может прини.мать дискретные значения с шагом

L d (дБ) н зависимости от выходного ко-40 да блока 11, охвачен обратной связью через блоки 3,4,6,7 и 11. условием стационарного состояния этой системы, выполнение которого анализирует блок 11, вырабатывающий код N,ÿâëÿåò-45 ся условие и ОО где U - напряжение на входе УЛАЦП 5, л имеющего диапазон (зону) точного логарифмирования

D = 201g ---т

ПОт (2)

11 05 где U, Ц " пеРвое и пятое опоРные

Отт напряжения, поступающие соответственно с первого и второго выходов блока 20.

57 6

Условие (1) является инверсией дизъюнкции логических функций

Р = (1! оЦ ) иР= (Ц <1! ) полняемых соотнетственно компараторами 6 и 7. При невыполнении условия (1) блок 11 увеличивает или уменьшает код

N на единицу н ту или другую сторону до тех пор, пока условие (1) не будет выполнено. Этим осуществляется грубое логарифмирование входного напряжения преобразователя с разрешающеи способ-. ностью, определяемой шагом квантования L коэффициента передачи иэмери8 тельного усилителя l> а результат грубого логарифмиронания отражается величиной кода N вес младшего разряда которого раве L . Для обеспечения устойчивости системы изменение кода

И происходит н дискретные моменты времени, определяемые фронтами импульсон с частотой повторения, поступающей на тактовый вход блока 11 (фиг.2, диаграмма 24).

При выполнении условия (1) происходит преобразование напряжения U„

УЛАЦП 5 в код N„ с разрешающей способностью /(дБ), равной весу младшего разряда преобразователя 5 (фиг,l).

Коды N u N поступают на суммап тор 14: !! и — непосредственно, а И вЂ” через преобразователь 13 (его выходной код N = nI1 ), так что выходной код первого сумматора 14

Nc= " и+ g М +п-!!9, (3) где n — коэффициент преобразования блока 13, который для обеспечения равенства весов младшего разрядов кодов N и N „ должен удовлетворять соотношению 6

n =

Таким образом, выражение (3) есть результат логарифмирования входного

«! напряжения преобразователя, причем динамический диапазон определен измерительным усилителем, а разрешающая способность в пределах D и (2) УЛА1Щ 5, Соотношение между диапазоном D „ преобразователя 5 и шагом квантова-. ния L6 усилителя 1 выбрано

11л ) 216 (4)

Это позволяет "просматривать". с высокой разрешающей способностью, беэ переключения усилителя, участок дина мического диапазона протяженностью

1580557

Dy Lp (81

+ - 1- от любого выбранного уровня.

Кроме того, выражение (4) также гарантирует (наряду с дискретизацией момен5 тон переключения усилителя 1) устойчивость, так как после любого переключения усилителя 1 рабочая точка попадает внутрь диапазона Ря и отстоит от любого его края не менее чем на ве-10 личину. L

В регйстре 16 может быть записан ксд Н,соответствующий любому выбранному уровню на входе преобразователя.

При этом выходной код преобразователя 15 (после вычитания в сумматоре 15} 1 с 11 со (5) является центриронанным и улучшает удобство польэонания преобразовате" лем при измерении.амплитудно"частотных2р характеристик.

Предусмотрено два режима работы преобразователя; режим измерений и режим установки нуля.

В режиме измерений на выходах бло" 25 ка 18 действуют импульсные сигналы, диаграммы которых приведены на фиг,2 (до момента времени Т1).Импульсами 23 (фиг.2) синхронизируется УЛАЦП 5 (фиг. 1), временное положение этих им- 3р пульсов соответствует завершению преобразования, например, записи результата в регистр преобразователя 5, импульсы 24 (фиг.2) определяют моменты переключения коэффициента усиления измерительного усилителя 1, импульса- ми 26 информация с выхода суммато-. ра 15 (фиг.1) записывается в регистр 17.

В режиме установки нуля (при этом 4р входной уровень преобразователя должен быть неизменным) осущес"гвляется автоматическая регулировка коэффициента передачи,аттенюатора 3 с тем, чтобы по окончании установки нуля входное напряжение УЛАЦП 5 находилось внутри достаточно узкого интервала

Uos Un "о (6) где П „,U — пороги срабатывани компараторов 9 и 10 соответственно.

Эти компараторы выполняют логические функции

Р, (Пр ) U ), F g (U„)U „ ) (7}

Диапазон перестройки регулируемого аттенюатора 3 должен быть для обеспечения воэможности ныпоййе= ния условия (6) при любом входном уровне.

Установка нуля, осуществляется за четыре фазы, Первая фаза " интервал времени (Т1, Т4). После прихода на шину 19

"Установка нуля" импульса длительностью Т2-Т1 (фиг.2, диаграмма 27), длительность и положение которого на временной оси относительно импульсов частоты синхронизации (фиг ° 2, диаграмма 22) могут быть произвольными, на пятом выходе блока 18 формируется импульс "Установка" (фиг.2, диаграмма 28), фронты которого жестко связаны с импульсной последовательностью 24 (фиг.2 и который поступает на входы

"Установка" блока 11, фиг,1).

В момент Т3, соответствующий переднему фронту ймпульса 28 (фиг.2), блок 11 подготавливается к возможному увеличению коэффициента усиления измерительного усилителя 1. В момент ТЗ блок !1 устанавливает фиксированный коэффициент передачи К О блока 3. С.момента времени ТЗ до момента Т4 заканчиваются переходные процессы блоков 3 и 4 и устанавливается выходное напряжение компаратора 8, выполняющего логическую функцию (ц „ ) . (9)

Если к моменту Т4 Е = О, то аттенюатор 3 (фиг.1) перестраивается до выполнения условия (6),начиная с момента Т5 до Т6. Если к моменту Т4

F>= 1, то это означает, что напряжение 11„ слишком мало, настолько, что регулируемый аттенюатор 3 не н состоянии его увеличить до выполнения условия (6).

Вторая фаза Т4-Т5. В этом случае блок 11 в момент Т4 увеличивает усиление усилителя 1 на одну ступень.

Третья фаза. За время Т5-Т6 перестраивается аттенюатор 3. К моменту

Т7 заканчиваются переходные процессы в усилителе 1, аттенюаторе 3 и выпря- . мителе 4.

Четвертая фаза. До момента Т8

УЛАЦП 5 осуществляет логарифмирование нового значения Б . В момент Т8 с четвертого выхода блока 18 на вход записи регистра 17 поступает одиночный импульс 25 (фиг.2), после чего выходной код преобразователя согласно выражения (5) равен нулю. При последующих . изменениях входного напряжения

1580557 преобразователя отсчеты результата происходят,от уровня, зафиксированного при установке нуля.

Во время режима обнуления, длящегося с момента Т! до момента Т8 (фиг.2) импульсы записи на регистр !7 с четвертого выхоца блока 18 синхронизации не поступают для предотвращения прохождения на выход преобразова- 10 теля-кодов, соответствующих переходным процессам. После момента Т8 коэффициент передачи аттенюатора 3 остается фиксированным до следующего обнуления, а преобразователь работает так же, как до момента Tl °

Итак, после обнуления диапазон значений входных уровней, в пределах которого их можно измерить с высокой разрешающей способностью, расширяется

Dï по сравнению со значением + --- до

+D величины (, где

D = 201g --.— (10)

1 Uat 25

Uos

D = 201g ---;

r U05 протяженностью

D + (12)

Это имеет особо важное значение, 30 например, при измерении АЧХ, в частности, фильтров, когда необходимо промерить любой участок АЧХ с максимальной разрешающей способностью и минимальной погрешностью.

Блок 18 синхронизации (фиг.!) работает следующим образом.

Делитель 36 (фиг.3) формирует на своих выходах импульсы с длительностью, определяемой периодом частоты 40 синхронизации Е „„„ (поступающей на вход 29) и периодом повторения, определяемым коэффициентом деления и делителя 31 (диаграммы приведены для

n,= 10). Работой делителя управляет 45 триггер 33. Наличие инвертора обусловливает опережение передним фронтом импульса 28 переднего фронта импульса 24 (фиг.2 и 5).

Делитель 37 формирует на выходе 44 импульс 28 (фиг.2 и5) "Установка", дли— тельность которого определяется коэффициентами деления п делителя 31 и

1 и делителя 34 (диаграммы приведены для п = 2), а фронты импульса 28 привязаны к последовательности 24

55 (фиг. 2 и: 5) .

Элемент 39 по сигналу с триггера 35 прекращает подачу импульсов 26 записи (фиг.2 и 5) информации в регистр 17. Элемент 38 выделяет из последовательности, формируемой на первом выходе делителя 36, один импульс, поступающий через выход 42 на вход записи регистра 16 (фиг,2 и 5, диаграмма 25).

Блок 1! (фиг.4) работает следующим образом.

Код N g снимается на выход 59 блока со счетчика 55.Предполагается, что счетчик управляется следующими сигналами: изменения кода происходят по положительным перепадам на тактовам входе и логической "1" на входе разрешения, увеличение кода происходит при логической единице на входе реверса, уменьшение — при логическом нуле. Ограничение возможных состояний счетчика осуществляют цифровые компа- . раторы 57 и 58 и элементы 51.2 и 51.3.

Направление счета формируется сигналом с входа 48. Моменты переключения определены фронтами импульсов с входа 4?. Разрешение на счет (логическая "!" на входе разрешения) в -— режиме измерений формируется элементами 54.1 и 54.2 с входов 48 и 49 а в режиме установки нуля — также с входа 45 элементом 51.1 через триггеры 50.1 и 50.2, Код снимается c выхода счетчика 71.

Разрешение на счет в виде логической единицы формируется триггером 66 (фиг.5, диаграмма 79). Включение триггера 66 происходит в момент ТЗ (фиг.5) по переднему фронту импульса 28 (фиг 2 и 5), выключение триггера 66 осуществляется через элементы

63-65 по достижении напряжением Uy зоны (6) по командам с входов 60 и 61 или через элементы 56, 68, 65,69 и 70, если код принимает одно из граничных допустимых значений, анализируемых цифровыми компараторами 69 и 70. Направление счета определено сигналом с входа 60 через инвертор 63 (при логической единице на выходе инвертора код увеличивается). Скорость перестройки зависит от частоты генератора 67. Установка фиксированного коэффициента передачи аттенюатора 3 происходит по импульсу 28 "Установка" (фиг.2 и 5) с входа 62.

Измерительный усилитель (фиг.б) работает следующим образом.

Переключение усилительного каскада 86.1 осуществляется аналоговыми

1580557

12 ределяется: в радиочастотном вариантешумами первого каскада (усиление по каскадам с этой целью распределено неравномерно — первый каскад имеет максимальное усиление), в варианте усилите-. ля постоянного тока — шумами и смещением первого каскада. В известном преобразователе усиление каскадов одинаково (каскады идентичны), следовательно на погрешность преобразования повлияют смещение и шумы нескольких первых каскадов, к которым должны быть предъявлены более жесткие требования одновременно по шумам (смещению) и динамическому диапазону, В предлагаемом преобразователе требования к первому каскаду 86.1 (фиг.6) и к совокупности каекадов 86.2-86.6 как к двум отдельным частям могут быть снижены, а в результате этого параметры всего усилителя улучшаются.

Дешифратор 90, который может быть выполнен на основе постоянного запоминающего устройства, реализует следующую таблицу. мультиплексорами 87.1 и 87.2, при этом при больших уровнях входного сигнала усилитель 88.1 из усилительного тракта выключается. Структура фиг.6 допускает выполнение измерительного

5 усилителя как в радиочастотном варианте, так и в внде усилителя постоянного тока. В первом из них фильтры выполняютея полосовыми, усилитель 88 J --!О малошумящим. Во втором варианте фильтры выполняются в виде фильтров низших частот, усилитель 88.1 — с малым смещением (например, с модуляциейдемодуляцией). Расширение диапазона преобразователя обеспечивается: в область больших уровней — применением усилителей 88.2-88.6, не обладающих достаточно большим диапазоном, но способных передавать большие уровни, в область малых уровней — применением малошумящего (c малым смещением) усилителя 88.1, который при больших уровнях из тракта выключается, Погрешность преобразования всего 25 преобразователя при малых уровнях onКод

К. кад

86.1 86.2 86.3 86.4 86.5 86.6

2 3 4 5 6

20 дБ 20 дБ

О О

О О

О О

0 О

1 О

1 0

1 1

1 1

1 1

1 1

1 1

1 1

1 1

1 1!

86.6 уменьшает ступеньку усиления до

10 дБ. Такой вариант управления является более-менее оптимальным с учетом требований к величине диапазона, количеству каскадов при заданной величине ступеньки усиления.

До момента Т3 входное напряжение блока 5 находится в зоне (1). В момент ТЗ коэффициент передачи аттенюа50

Каскады 86.2-86.5 управляются унитарным кодом в пределах О 6Н,! < 9 и далее при 10 1! ч « 13. Переход

N — 9 = N = 10 характеризуется вклюГ Ъ чением каскада 86.1 и выключением каскада 86,5. Каскад 86..6 управляется младшим разрядом двоичного кода Ny, причем младший разряд в формировании унитарного кода не участвует, Каскад

40 дБ 20 дБ

О О О

1 0 О

2 О 1

3 0 1

4 О 1

5 О 1

6 О 1

7 О 1

8 О 1

9 О 1

10 1 1

11 1 1

12 1 1

13 1 . 1

20 дБ 10 дБ

О О

О 1

О 0

О

О 0

О 1

0 0

О 1

1 О

1 1

0 О

О 1

1 0

1 1

1 580557

К = К = 1 ° При установке вер P макс личина Кр уменьшается на 6 дБ (учас- . ток 4-3), U„âûõoäèò из зоны (1), в момент Т4 происходит увеличение усиления усилителя на одну ступень (участок 4-4). тора 3 принудительно устанаьливается

К„= К = 0.5. Диапазон перестройки D P лежит в пределах 0,25 (K p <1 12 пБ, т. е. П ->Ь, Увеличивать D p выше этой

5 величины нецелесообразно, так как при этом возрастают требования к диапазону усилителя 1. Как видно из фиг.5, импульс 28 охватывает два импульса последовательности 24, импульсами которой переключается счетчик 55 (фиг,4), следовательно, за время ТЗ и Т5 усилитель ) может переключиться два раза. Из них первое переключение (фиг.8, момент T4) отводится для возвращения

U„ a зону (1,, второе — для перевода

U„H 3OHb! (V0II VII5) В ЗОНУ (V„в U«) в т.е, в зону, из которой блок 3 дастиU o3+Uoe гает уровня ио

Пример 1 (фиг.7) .В исходном состоянии перед обнулением V „ (Uo, (участок 1 0).

K р = 1I1,eIIII = 0,25. При этом при установке К р увеличивается до 0,5, т. е. на 6 дБ (участок — 1) . В момент

Т4 усиление усилителя 1 уменьшается на одну ступень по команде с компаратора 6 (участок — 2).

К = К р = О, 5. Коэффициент переда- !О чи аттенюатора 3 не изменяется (участок 1-3).

К = К„щ, -! . При установке К р уменьшается до к = 0,5, т.е. на 6 дБ о (участок 1-4).

Во всех случаях примера 1 к моменту T5 U находится в зоне досягаемости аттенюатором уровня U>, Приме р 2. U, в(!

Рассмотрим один из случаев К Р =

К = 0,5. При установке Кр не изменяется (участок 2-1) .

Случай KP = К щ„с= 1. При установ-. ке величина К уменьшается на 6 дБ (уч ас ток 3-1 ), 45

П р им е р 3. V4>VII< °

К = 0,5 (участок 4-0) . При уста новке величина К не изменяется (участок 4-1).

КP = КP. „„= 0,25. При установке величина К увеличивается на 6 дБ (участок 4-2).

Во всех случаях примера 3, к мо«еНху Т9 U4 < VII<

Триггер 50. 2 (фиг, 4) переходит в

"1" в момент Т4 (фиг.2, диаграмма 89) и в момент Т4 не влияет на работу счетчика 55 (фиг. 4), В момент Т9 (фиг.7 и 5), если

LIII

И 51.1 (фиг.4) через элементы 54.1 и 54.2 дает разрешение счетчику 55 на счет (предполагается, что по входу разрешения счетчик 55 считает при

P0 = 1), При этом, если V+ удовлетворяет (1) - на входе 48 — "Лог.О", а на входе реверса счетчика 55 — "Лог.!", число N в счетчике 55 увеличивается на единйцу, усиление усилителя 1 увеличивается на одну ступень (фиг.7, кривые на участке 5-1). Поскольку ступень усиления L = 10 дБ больше, чем сООтнОшение jjpoBHeA UII4 и II (ОкОло

8 дБ), то к моменту Т5 V попадает в зону досягаемости аттенюатора 3. С момента Т5 перестройкой аттенюатора 3

L выводится в зону U, (!

На фиг.8,а показано семейство диаграмм, поясняющих движение системы в координатах входной уровень блока 1— входной уровень блока 5 (оси логарифмические) для случая D „ =ЗЕ

В конкретном варианте исполнения выбрано О„ =20 дБ, Ь,1= 10 дБ. Движение системы происходит в соответствии с семейством диаграмм фиг.8,6. При переключении усилителя 1 рабочая точка каждый раз попадает в (логарифмическую) серединку диапазона Р .

Число возможных состояний счетчика 55, (фиг,4) Определяется диапазоном преобразователя и величиной ступени усиления

D I30 дБ — I3. ! д 10 дБ

Коэффициент деления п, делителя 31 определяет соотношение частот 22 (фиг ° 5) и частоты дискретизации преобразователя. В конкретном варианте исполнения выбрана частота дискретизации 1 кГц (время преобразования

1 мс). С такой частотой выдает информацию УЛАПЦ 5 и переключается усилитель (фиг.5, импульсы 24, приведены для и - 10). Коэффициент деления п делителя 4 определяет количество импульсов последовательности 24 (фиг.5), охватываемых импульсом 28

"Установка" (фиг.5), -.е. количество

1580557

1б переключений усилителя в режиме установки нуля.

Преобразователь 13 кода в конкретном варианте исполнения осуществляет умножение кода N на 1000, 5

Таким образом, предлагаемый преобразователь по сравнению с известными имеет более широкий динамический диапазон, возможность работы с радиочас- 10 тотными и постоянными напряжениями любой полярности, обеспечивает уменьшение погрешности преобразования до величины, определяемой измерительным усилителем, реализацию разрешающей способности уэкодиайазонного ЛАЦП в любой выбранной точке динамического диапазона, отсчет результата,преобразования относительно любого выбранного уровня. 20

Ф о р м у л а и з о б р е т е н и я

1. Широкодиапазонный логарифмический аналого-цифровой преобразователь, содержащий измерительный усилитель, 25

1 аналоговый вход которого является входной шиной, выпрямитель, узкодиапазонный логарифмический аналого-цифровой преобразователь, первый и второй компараторы, первые входы которых gp объединены, а вторые входы соединены с соответствуюшими выходами блока опорных напряжений, блок управления, о т л и ч а ю шийся тем, что, с целью расширения динамического диапазона, повышения разрешающей способности и расширения области применения за счет возможности работы .с биполярными радиочастотными сигналами, в него введены регулируемый аттенюатор, преобра-40 зователь кода, два сумматора, два регистра,.блок синхронизации, три компаратора, причем выход измерительного усилителя соединен с аналоговым входом регулируемого аттенюатора, выход ко- 45 торого соединен с входом выпрямителя, выход которого соединен с первыми вхо дами второго, третьего, четвертого и пятого компараторов и с аналоговым входом уэкодиапазонного логарифмического аналого-цифрового преобразователя, выходы которого соединены соответственно с первыми входами первого сумматора, выходы которого соединены соответственно с первыми входами второ- . го сумматора и с соответствующими ко-! довыми входами первого регистра, выходы которого соединены с соответствующими вторыми входами второго сумматора, выходы которого соединены с соответствующими вход".ми второго регистра, выходы которого являются выходной шиной, вторые входы третьего, четвертого и пятого компараторов соединены соответственно с третьим, четвертым и пятым выходами блока опорных напряжений, выходы первого, второго и третьего компараторов соединены соответственно с первым, вторым и третьим. ин" формационными входами блока управления, первые выходы которого соединены соответственно с входами преобразователя кода и входами управления измерительного усилителя, выходы преобразователя кода соединены соответственно с вторыми входами первого сумматора, выходы четвертого и пятого компараторов соединены соответственно с четвертым и пятым информационными входами блока управления, вторые выходы которого соединены соответственно с входами управления регулируемого аттенюатора, первый вход блока синхронизации является шиной синхронизации, второй вход является шиной установка нуля", первый выход блока синхронизации соединен с входом синхронизации узкодиапазонного логарифмического аналого-цифровогс преобразователя, второй выход блока синхронизации соединен с тактовым входом блока управления, третий и четвертый выходы соединены с входами записи соответственно первого и второго регистров, пятый выход соединен с первым и вторым входами установки блока управления.

2. Преобразователь по п.1, о т— л и ч а ю шийся тем, что блок управления выполнен на трех триггерах, пяти элементах И, формирователе короткого импульса, двух инверторах, двух элементах ИЛИ-НЕ, двух счетчиках, четырех цифровых компараторах, тактовом генераторе, элементе ИЛИ, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, третий информационный вход блока является первым входом первого элемента И, первый вход установки блока является тактовым входом первого триггера, информационный вход которого является шиной логической единицы, тактовый вход блока является тактовым входом второго триггера и счетным входом первого счетчика, первый информационный вход блока яв" ляется входом первого инвертора и первыми входами первого элемента ИЛИ-НЕ и второго элемента И, второй информаl7

1580557

50 ционный вход блока является вторым входом первого элемента ИЛИ-НЕ, инверсный выход первого триггера соединен с входом установки в "0" второго триггера, прямой выход которого соединен с вторым входом первого элемента И, выход которого соединен с третьим входом первого элемента ИЛИ-НЕ, инверсный выход второго триггера сое- 10 динен с его информационным входом и через формирователь короткого импульса с входом установки в "0" первого триггера, выход первого инвертора соединен с входом реверса первого счетчи- 5 ка и с первым входом третьего элемента И, выход первого элемента ИЛИ-НЕ соединен с первым входом второго элемента ИЛИ-НЕ„ выход второго элемента И соединен с вторым входом второго элемента ИЛИ-НЕ, выход третьего элемента И соединен с третьим вхо дом второго элемента ИЛИ-НЕ, выход которого соединен с входом разрешения первого счетчика, выходы которого являются .25 первыми выходами блока и через первый и второй цифровые компараторы соединены соответственно с вторыми входами третьего и второго элементов И, четвертый информационный вход блока являет- З0 ся первыми входами четвертого элемента

И, элемента ИСКЛЮЧАЮЩЕЕ ИЛИ ичерез второй инвертор соединен с первым входом пятого элемента И и с входом реверса вто-рого счетчика, пятый информационный вход блока соединен с вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход установки блока соединен с тактовым входом третьего триггера и с входом установки второго счетчика, выходы 4 четвертого и пятого элементов И соединены соответственно с первым и вторым входами элемента ИЛИ, третий вход которого соединен с выходом элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход — с входом 4> установки в "0" третьего триггера, информационный вход которого является шиной логической единицы, прямой выход третьего триггера соединен с входом разрешения второго счетчика, установочные входы которого являются шиной фиксированного кода, выход тактового генератора соединен со счетным входом второго счетчика, выходы которого являются вторыми выходами блока и . ,через третий и четвертый цифровые компараторы соединены соответственно с вторыми входами четвертого и шестого элементов И, вторые входы первого, второгс, третьего и четвертого цифровых компаратаров являются шинами соответствующих опорных кодов.

3. Преобразователь по п.2, о т— л и ч а ю ш и и с я тем, что блок синхронизации выполнен н двух элементах И, двух делителях с дешифратором, двух триггерах, двух делителях частоты и инверторе, вход которого объединен с тактовым входом первого триггера и соединен с выходом первого делителя частоты, а выход инвертора через второй делитель частоты соединен с тактовым входом первого делителя с дешифратором, вход установки которого объединен с первым входом первого элемента И и соединен с прямым выходом второго триггера, первый выход первого делигеля с дешифратором является четвертым выходом блока, второй выход соединен с первым входом второго элемента И, второй вход которого соединен с первым выходом второго делителя с дешифратором, а выход соединен с входом установки второго триггера и является пятым выходом блока, информационный вход второго триггера является шиной логической единицы, тактовый вход является вторым входом блока, вход первого делителя частоты объединен с тактовым входом второго делителя с дешифратором и является первым входом блока, первый и вторые выходы которого являются соответственно вторым и третьим выходами второго делителя с дешифратором, четвертый выход которого соединен с вторым входом первого элемента И, пятый выход соединен с входом установки в "0" первого триггера, инверсный выход которого соединен с входом установки в 0 второго делителя с дешифратором, информационный вход первого триггера является шиной логической единицы, выход первого элемента И является третьим выходом блока.

4. Преобразователь по п.1, о т л и ч а ю ш и и с я тем, что измерительный усилитель выполнен на фильтре, дешифраторе,, шести последовательно соединенных усилительных каскадах, первый усилительный каскад выполнен на двух аналоговых мультиплексорах и усилителе, второй, третий, четвертый, пятый и шестой усилительные каскады выполнены на последовательно соединенных управляемом усилителе и фильтре, выход фильтра шестого усилительного: .

Уб Т7

Т9 каскада является. выходом измерительного усилителя, аналоговый вход которо го через фильтр соединен с первым входом первого аналогового мультиплексо5 ра, первый выход которого соединен с первым входом второго аналогового мультиплексора, второй вход которого через усилитель. соединен с вторым выходом первого аналогового мультиплек- 1О сора, второй вход которого и третий вход второго аналогового мультиплексора объединены и соединены с первым выходом дешифратора, выход второго аналогового мультиплексора является выходом первого усилительного каскада, второй, третий, ч зтвертый, пятый и шестой входы дешифратора соединены соответственно с первыми входами управляемых усилителей второго, третьего, четвертоro, пятого и шестого усилительных каскадов, входы деиифратора являются входами управления измерительного усилителя, второй вход управляемого усилителя является входом соответствующего усилительного каскада, кроме первого, а выход фильтра— выходом соответствующего усилительного каскада, кроме первого.

l580557

1580557

73 Т9

Т9

Фиг.7

1580557

Ж.8

Составитель А.Титов

Техред Л.Сердюкова

Редактор И. Горная

Корректор М.Пожо

Заказ 2022 Тираж 670 Подписное .ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101