Фазовый дискриминатор

 

Изобретение относится к радиотехнике и измерительной технике. Целью изобретения является упрощение путем исключения операции логического инвертирования. Фазовый дискриминатор содержит D-триггер 1, диоды 2 и 5, резисторы 3 и 6, транзисторы 4 и 7. Исключение логического инвертирования осуществлено введением последовательно соединенных диода 5 и резистора 6, точка соединения которых подключена к базе транзистора 7, эмиттер которого соединен с информационным входом D-триггера 1, а также подключением анодов диодов 2 и 5 соответственно к прямым и инверсным выходам D-триггера 1 и вторых выводов резисторов 3 и 6 к информационным и тактовым входам D-триггера 1. Знак диодного рассогласования определяется тем, с какого выхода фазового дискриминатора снимается выходной сигнал. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ГОСУДАРСТОЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (Л

О 4 Ю

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4388656/24-09 (22) 05.03.88 (46) 07.08.90, Бюл. N". 29 (75) В.И.Турченков (53) 621.376.23 (088.8) (56) Авторское свидетельство СССР

N 748852,,кл. Н 03 D 9/00. Н 03 К 9/04, 01.11.77. (54) ФАЗОВЫЙ ДИСКРИМИНАТОР (57) Изобретение относится к радиотехнике и измерительной технике. Целью изобретения является упрощение путем исключения операции логического инвертирования. Фазовый дискриминатор содержит D-триггер

1, диоды 2 и 5, резисторы 3 и 6, транзисторы

4 и 7. Исключение логического инвертирования осуществлено введением последова... Ы „„1584073 А1

<я> Н 03 D 13/00, Н 03 К 9/00 тельно соединенных диода 2 и резистора 3, точка соединения которых подключена к базе транзистора 4, эмиттер которого соединен с тактовым входом D-триггера. последовательно соединенных диода 5 и резистора 6, точка соединения которых подключена к базе транзистора 7, эмиттер которого соеди ен с информационным входом D-триггера 1, а также подключением анодов диодов 2 и 5 соответственно к прямым инверсным выходам D-триггера 1 и вторых выводов резисторов 3 и 6 к информационным и тактовым входам 0триггера 1, Знак диодного рассогласования определяется тем, с какого выхода фазового дискриминатора снимается выходной сигнал, 1 ил.

15Р Л073 смотренном порядке поступления входных сигналов транзистор 7 постоянно находится в закрытом состоянии и на этом выходе дигкриминатора импульсов нет. В случае опережени я импульса на втором входе фазового дискриминатора постоянно запертым является транзистор 4, а транзистор

7 отпирается на время, пропорциональное разности фаз входных сигналов. Знак фазового рассогласования определяется тем, с какого выхода фазового дискриминатора снимается выходной сигнал.

Предлагаемый фазовый дискриминатор отличается уменьшенным расходом электроэнергии, поскольку питание должно подаваться только на один О-триггер.

Упрощение устройства обеспечивается выполнением его только на одном Э-триггере и шести элементарных элементах.

Составитель В.Цветков

Техред М.Моргенгал Корректор И.Муска

Редактор M.Áëàíàð

Заказ 2262 Тираж 653 Подписное

ВНИИПИ Государственного комитега по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Рзушскэя наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Изобретение относится к радиотехнике и измерительной технике и может быть ис пользовано для определения разности фаз, двух сигналов.

Цель изобретения — упрощение путем исключения операции логического инвертирования.

На чертеже представлена принципиальная электрическая схема предлагаемого фазового дискриминатора.

Фазовый дискриминатор содержит Dтриггер 1, первый диод 2, первый резистор 3, первый транзистор 4, второй диод 5, вто, рой резистор 6 и второй транзистор 7.

Фазовый дискриминатор работает следующим образом, Пусть сигнал на первом входе дискриминатора опережает по фазе сигнал на его втором входе, Тогда на прямом выходе 0триггера 1 удерживается сигнал логического "0", а на инверсном выходе — сигнал логической "1", Сигнал логической "1" через второй диод 5 поступает на базу второго транзистора 7 и запирает его. Появляющийся на первом входе фазового дискриминзтора положительный импульс напряжения поступает на эмиттер первого транзистора

4, насыщает его током, протекающим через переход эмиттер-базу, первый резистор 3 и выходную часть источника сигнала по второму входу. При этом нэ коллекторе первого транзистора 4 формируется передний фронт выходного напряжения.

В момент появления переднего фронта положительного импульса напряжения на втором входе дискриминатора первый трэнзистор 4 запирается и íà его коллекторе формируегся задний фронт выходного импульса. Длительность выходного импульса равна сдвигу фаэ входных сигналов, определяемых по передним фронтам входных импульсов, В результате первый транзистор 4 находится в открытом состоянии только тогда, когда на первом входе фазового дискриминатора есть импульс, а на втором входе фазового дискриминатора его нет. При расФормула изобретения

Фазовый дискриминатор, содержащий

Г)-триггер, тактовый и информационный входы которого являются первым и вторым входами фазового дискриминатора, о т л ич а ю шийся тем, что, с целью упрощения путем исключения операции логического инвертирования, введены последовательно соединенные первый диод и первый резистор. точка соединения которых подключена к базе первого транзистора, эмиттер которого соединен с тактовым входом Dтриггера, последовательно соединенные второй диод и второй резистор, точка соединения которых подключена к базе второго транзистора, эмиттер которого соединен с информационным входом D-три гера, при этом аноды первого и второго диодов соединены соответственно с прямым и инверсным выходами D-триггера, вторые выводы первого и второго резисторов соединены соответственно с информационным и тактовым входами D-триггера, причем коллекторы первого и второго транзисторов являются соответственно первым и вторым выходами фазового дискриминатора.