Устройство для контроля очередности поступления импульсов в n последовательностях

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля последовательностей сигналов в автоматизированных системах управления. Целью изобретения является обеспечение возможности контроля перекрывающихся во времени импульсных сигналов. Устройство для контроля очередности поступления импульсов в N последовательностях содержит входные шины 1-1 ... 1-N, блоки 2-1 ... 2-(N-1) анализа, шину 3 сброса, выходные шины 4-1 ... 4-(N-1) ошибки, а каждый из блоков 2-1 ... 2-(N-1) анализа содержит элементы И-НЕ 5 и 6, триггер 7. Цель достигается за счет введения в каждый из блоков 2-1 ... 2-(N-1) анализа триггера 8 и образования новых функциональных связей. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М АВТОРСКОМ,Ф СВИДЕЧ ЕЛЬСТВУ т

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4380571/24-21 ., (22) 12. 01. 88 . (46) 07.08.90. Бюл. Ф 29 (72) В.П.Ремезов и Э.P.Ëåñíåâñêèé (53) 621.374.3(088.8) (56) Авторское свидетельство СССР

Ф 744953, кл. Н 03 К 5/19, 1978.

Авторское свидетельство СССР

Р 807300, кл. Г 06 F 11/00 1978. (54) УСТРОЙСТВО;РМ -КОНТРОЛЯ ОЧЕРЕД-НОСТИ ПОСТУПЛЕНИЯ 1МПУЛЪСОВ В N ПОСЛЕДОВАТЕЛЬНОСТЯХ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля после„„BU „„ 1584097 А 1 (51) 5 Н 03 К 5/19

2 довательностей сигналов в автоматизированных системах управления. Целью . изобретения является обеспечение возможности контроля перекрывающихся во времени импульсных сигналов. Устройство для контроля очередности поступления импульсов в N последовательностях содержит входные шины 1-1...1-N, блоки 2-1 ° ..2-(N-1) анализа, шину 3 сброса, выходные шины 4-1...4-(N-1) ошибки, а каждый из блоков 2-1.. ° 2-(N-1) анализа содержит элементы И-НЕ 5 и 6, триггер 7. Цель достигается за счет введения в каждый из блоков 2-1...2(N-1) анализа триггера 8 и образования новых функциональных связей. 2 ил. .

3 с

3. 1I584097

Изобретение относится к автоматике .и вычислительной технике и может бьггь использовано для контроля последова-! тельностей сигналов в автоматизиро5

:,ванных системах управления.

Цель изобретения - обеспечение возможности контроля неперекрывающихся во времени импульсных сигналов.

На фиг. 1 показана структурная электрическая схема устройства; на фиг. 2 — временные диаграммы, поясняю.щие работу устройства для случая N=2.

Устройство (фиг, 1) содержит входные шины 1-1.. ° 1-N, блоки 2-1... ,.2-(N-1) анализа, входы сброса которых соединены с шиной 3 сброса, а выходы— .соответственно с выходными шинами

4-1...4-(И-1) ошибки. Каждый из бло-.. ков 2 анализа содержит первый элемент И-НЕ 5, выход которого соединен

:с первым входом второго элемента И-HE

6 и S-входом первого триггера, R-вход которого соединен с входом сброса этого же блока 2 анализа и R-входом второго триггера 8, прямой выход с выходом этого блока 2, инверсный выход— с вторым входом элемента И-HE 6, третий вход которого соединен с первым входом блока 2, выход — с S-входом триггера 8 и вторым входом элемента

И"HE 5, первый вход которого соединен с вторым входом блока 2, третий .вход — с инверсным вьгходом триггера 8. Первый вход блока 2-i анализа соединен с входной шиной 1-i, второй вход — с входной шиной 1-(i+ 1) где

i=1 2,...,N-1.

Устройство работает следующим об= разом. 40

Перед началом работы триггеры 7 и 8 блоков 2-1...2-(N-1) анализа сигналом по шине 3 сброса (фиг„2з) устанавливаются в нулевое состояние.

Уровни логической "1" с инверсных выходов триггеров 7 и 8 (фиг. 2д,е) поступают на один из входов элементов

И-НГ 6 и 5 соответственно. Уровни логического "0", поступающие с шин i-1...1-N устройства (фиг. 2а,б) на входы блоков 2-1...2-(N-1) и далее на соответствующие входы элементов

И-НЕ 5 и 6, формируют уровни логической "1" на выходах элементов И:-HE 5 и 6 (фиг. 2в, г), которые поступают

55 на S-входы триггеров 7 и 8 и на соответствующие входы элементов И-НЕ 6 и 5 соответстьенно.

Правильная последовательность контролируемых сигналов определяется последовательным поступлением сигналов на шины 1-1, 1-2, 1-3...1-N устройства. Поэтому при правильной последовательности сигналы поступают сначала на первый, а затем на второй вход каждого из блоков 2-1...2-(N-1) анализа.

Рассмотрим работу блока 2-1 анализа при правильной последовательности сигналов. В этом случае при поступлении сигнала на шину 1-1 устройства (фиг. 2а) сигнал логической "1" поступает на первый вход блока 2-1 анализа и далее на третий вход элемента И-HE

6, на втором и первом входах которого также установлены уровни логической

Е1 ЮВ

1 . В результате на выходе элемента

И-НЕ 6 формируется сигнал логического

" 0" (фиг . 2в ), который по ступа ет на второй вход элемента И-НЕ 5 и блокирует его, а также íà S-вход триггера

8 и ус та навливает е го в состояние логич еск ой " 1 " . Сигнал логического " 0 " с инверсного выхода триггера 8 (фиг . 2д ) поступает на третий вход элемента И-НЕ 5 и подв ерждает e ro блокировку после окончания сигнала на шине 1 - 1 устройства . Сигнал с шины 1 -2 (фиг . 2 б ), поступающий на второй вход блока 2- 1 анализа, поступает на первый вход элемент а И-HE 5, который забло-кирован сигналами логического " 0" на; втором и третьем входах элементов

И-НЕ 5, если присутствует сигнал н а шине 1 - 1 устройства, или сигналом логического "0 ", только на третьем входе элемента И-HE 5 если к моменту поступления сигнала на шину

1 -2 сигнал на шине 1 - 1 усто ойств а заканчивается . Поэтому сигнал ло гиче с" кого "0 " на выходе элемента И-HE 5 не формируется и триггер 7 остается в нулевом. состоянии . Таким образом, при поступлении сигналов на первый, а затем на второй входы блока 2- 1 анализа, независимо от их длительности, триггер 7 не устанавливается и сигнал на шине 4- 1 ошибки блока 2- 1 анализа н формируется .

При правильной последовательности сигналов на шинах 1 -. 1 . .. 1 -N устройства остальные блоки 2-2 ... 2- (N 1 ) анализа работают аналогично и сигналы на шинах 4 -2 . .. 4- (N- 1 ) блоков 2- 2 ., °

2- (N- 1 ) анализа не формируются .

По окончании контролируемой последовательности перед очередным циклом

5 15840 контроля блоки 2. 1... 2-(N-1) анализа необходимо установить в исходное состояние сигналом, подаваемым на шину 3 сброса устройства.

В случае, если последовательность контролируемых сигналов неверна, то на входы хотя бы одного из блоков

2-1...2-(N-1) анализа сигналы поступают в неверной последовательности, 10 т ° е, сначала поступает сигнал на вторую, а затем на первую шину хотя бы одного из блоков 2-1...2-(N-1) анализа. Предположим, что контролируемые сигналы поступают сначала на шину

1-2, а затем на шину 1-1 устройства (фиг. 2а,б). В этом случае сигналы поступают сначала на второй, а затем на первый входы блока 2-1 анализа.

По сигналу, поступающему на первый 20 вход элемента И-НЕ 5.на его выходе формируется сигнал логического "О" (фиг. 2г), который по S-входу переводит триггер 7 в единичное состояние.

Сигнал логического "0" с инверсного 2> выхода триггера 7 поступает на второй вход элемента И-НЕ 6 и блокирует его.

Сигнал логической "1" с прямого выхода триггера 7 поступает на выход блока 2-1 анализа и далее на шину 4-1 30 ошибки устройства, сигнализируя об ошибке. Аналогично работают и остальные блоки 2-2...2-(N-1) анализа. Так, например, если на входные шины устройства поступают импульсы в носледовательности 1-1, 1-3, 1-2, 1-4, 1-5, ..., 1-N, то сигнал формируется на шине 4-2 ошибки устройства, сигнализируя о том, что импульс на шину

1-3 устройства поступил раньше, чем 40 на шину 1-2.

Таким образом, устройство формирует сигналы ошибки в случае нарушения порядка поступления асинхронных сигналов которые при дальнейшей ра- 45 боте устройства не изменяются (потен97 б циальные сигналы), а также, в отличие от известного, за счет фиксации сигналов в блоках анализа дополнительно контролирует порядок поступления импульсных сигналов. Это позволяет значительно расширить область применения устройства. Так, например, устройство может быть использовано для контроля тактов обмена информацией различных цифровых устройств, в частности интерфейсов ввода вывода ЭВИ.

Формула иэ обретения

Устройство для контроля очередности поступления импульсов в N последовательностях, содержащее N-1 блоков анализа, причем первый вход i-ro блока анализа соединен с i-й входной шиной, второй вход — с (i+ 1)-й входной .: шиной, а выход — с i-й выходной шиной ошибки; где i=1,2,...,(N-1), вход сброса каждого из блоков анализа сое-, динен с шиной сброса, причем калдый из блоков .анализа содержит первый элемент И-НЕ, первый вход которого соединен с вторым входом блока анализа, а выход — с первым входом второго элемента И-НЕ и с S-входом первого триггера, К-вход которого соединен с входом сброса блока анализа, о т л ич а ю щ е е с я тем, что, с целью обеспечения возможности контроля неперекрывающихся во времени импульсных сигналов, в каждый из блоков анализа введен второй триггер, S-вход которого соединен с выходом второго элемента И-HE и с вторым входом первого эле- мента И-НЕ, инверсный выход — с третьим входом первого элемента И-НЕ;

R-вход — с К-входом первого триггера, прямой, выход которого соединен с выходом блока анализа, а инверсный выход — с вторым входом второго элемента И-HE третий вход которого соеди-.. нен с первым входом блока анализа.

1584097

I )(1

1 l l )

1 3

Составитель С.Будов щ

Редактор М.Бланар Техред Л.Сердюкова Корректор .И.Муска

Заказ 2263 Тираж 663 Подписное

3НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР

113035, Москва, Ж-35, Раушская наб., д. 4/5

«ь

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101