Устройство дешифрации

 

Изобретение относится к вычислительной технике и автоматике, а именно к быстродействующим логическим схемам, и может быть использовано в полупроводниковых запоминающих устройствах. Целью изобретения является повышение быстродействия устройства дешифрации. Поставленная цель достигается тем, что устройство содержит группы 14 из четырех пар диодов 15 - 22 с соответствующими связями. Диоды 15 - 22 образуют дополнительный каскад дешифрации с повышенными быстродействием, т.к. они представляют собой диоды Шоттки. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51)5 G 11 С

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ,73

27

28

28 за

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

flQ ИЭОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4491127/24-24 (22) 05.10.88 (46) 23.08.90. Бюл. № 31 (71) Таганрогский радиотехнический инсти тут им. В Д. Калмыкова (72) П. А. Землянухин (53) 681.327.66 (088.8) (56) Микроэлектроника, т. 9, вып. 3, 1980, с. 224, рис. 3.

Алексеенко А. Г., Шагурин И. И. Микросхемотехника.— М.: Радио и связь, 1982, с. 258, рис. 7.10.

ÄÄSUÄÄ 1587582 А 1 (54) УСТРОЙСТВО ДПИИфРАЦИИ (57) Изобретение относится к вычислительной технике и автоматике, а именно к быстродействующим логическим схемам, и может быть использовано в полупроводниковых запоминающих устройствах. Целью изобретения является повышение быстродействия устройства дешифрации. Поставленная цель достигается тем, что устройство содержит группы 14 из четырех пар диодов 15 — 22 с соответствующими связями. Диоды 15 — 22 образуют дополнительный каскад дешифрации с повышенным быстродействием, т. к. они представляют собой диоды Шоттки. 1 ил.

1587582

Формула изобретения

Изобретение относится к вычислительной технике и автоматике, а именно к быстродейстсвующим логическим схемам, и может быть использовано в полупроводниковых запоминающих устройствах.

Целью изобретения является повышение быстродействия устройства дешифрации.

На чертеже представлена электрическая схема устройства дешифрации.

Устройство содержит дешифраторы 1 и 2, группы 3 ключевых транзисторов 4, нагрузочные резисторы 5, источник 6 тока, токозадающие транзисторы 7 — 10, шину 11 нулевого потенциала, выходы 12, шину 13 питания, группы 14 из четырех пар диодов 15—

22, входы 23 — 26 первой группы, входы 27—

30 второй группы, входы 31 — 34 третьей группы. Диоды 15 — 22 могут представлять собой диоды Шоттки, что обеспечивает их высокое быстродействие. Кроме того, использование диодов Шоттки позволяет использовать одни и те же логические уровни на всех трех группах входов.

Устройство работает следующим образом.

В исходном состоянии к входам 23, 25, 27, 29, 31 и 33 устройства приложен сигнал с кодовой комбинацией (11 11 11) и соответственно к инверсным входам 24, 26, 28, 30, 32 и 34 — (00 00 00) . При этом на первом выходе второго дешифратора 2 установится высокий потенциал, а на остальных выходах этого дешифратора 2 — низкий потенциал, что приводит к замыканию тока источника 6 тока в эмиттер соответствующего транзистора 7 с последующим его равномерным распределением в цепях коллекторов этого транзистора 7. На первом выходе первого дешифратора 1 установится высокий потенциал, а на остальных выходах этого дешифратора 1 — низкий потенциал. Это приводит к тому, что на базах первых транзисторов 4 всех групп 3 установится высокий потенциал, а на базах остальных транзисторов 4 — низкий.

Если высокий и низкий потенциалы на прямых 31 и 33 и инверсных 32 и 34 входах третьей группы равны потенциалам на выходах первого дешифратора 1, то на втором, третьем и четвертом коллекторах транзисторов 7 — 10 установится высокий потенциал, а на первом коллекторе токозадающих транзисторов 7 — 10 должен бы установиться низкий потенциал. Но, так как на базах первых транзисторов 4 высокий потенциал, а управлением по входам 32 и 34 третьей группы обеспечивается низкий потенциал, то ток первого коллектора первого токозадающего транзистора 7 замкнется в эмиттер первого транзистора 4 и обеспечивая падение потенциала на первом резисторе 5 говорит о наличии выборки по первому выходу 12 устройства. Токи же второго, третьего и четвертого коллекторов первого токозадающего транзистора 7 замкнутся на диоды 15, 16, 19 и 20, проходя к схемам управления по входам 31 — 34 третьей группы и не попадая к второй, третьей и четвертой группам 3 транзисторов 4. Это обеспечивается тем, что падение потенциала на прямосмещенном р-п переходе эмиттер — база первых транзисторов 4 превышает падение потенциала на прямосмещенном диоде Шоттки, тогда первые транзисторы 4 второй, третьей и четвертой групп 3 заперты.

Изменяя кодовую комбинацию входных переменных, отнесенных к первому дешифратору 1, произойдет выборка другого выхода, соответствующего одному из ключевых транзисторов 4 выбранной группы 3. Изменяя кодовую комбинацию входных переменных, отнесенных к третьей группе входов 31 — 34, изменится группа 3 транзисторов 4, в соответствии с тем на каком коллекторе первого токозадающего транзистора 7 будет низкий потенциал. Изменяя кодовую комбинацию входных переменных, отнесенных к входам

27 — 30 второго дешифратора 2, обеспечится протекание тока от источника 6 тока через другой токозадающий транзистор, что соответствует выборке другой четвертки групп 3 транзисторов 4 и соответственно выборке нового выхода 12 в соответствии с кодовой комбинацией полного набора входных переменных.

Устройство дешифрации, содержащее два дешифратора, источник тока, токозадающие транзисторы, нагрузочные резисторы, группы ключевых транзисторов, базы ключевых транзисторов каждой группы соединены с соответствующими выходами первого дешифратора, входы которого являются входами первой группы устройства, коллекторы ключевых транзисторов групп являются выходами устройства, а эмиттеры ключевых транзисторов каждой группы соединены с соответствующими коллекторами токозадающих транзисторов, базы которых соединены с соответствующими выходами второго дешифратора, входы которого являются входами второй группы устройства, эмиттеры токозадающих транзисторов соединены с первым выводом источника тока, второй вывод которого подключен к шине нулевого потенциала устройства, к шине питания которого подключены первые выводы нагрузочных резисторов, отличающееся тем, что, с целью повышения быстродействия устройства дешифрации, оно содержит группы из четырех пар диодов, аноды каждой пары диодов всех групп объединены и являются входами третьей группы устройства, катоды первых диодов второй и четвертой пары каждой группы соединены с первым коллектором соответствующего токозадающего транзистора, катоды первого диода первой пары и второго диода четвертой пары каждой группы сое!

587582 динены с вторым коллектором соответствующего токозадающего транзистора, катоды второго диода второй пары и первого диода третьей пары каждой группы соединены с третьим коллектором соответствующего токозадающего транзистора, катоды вторых дио6 дов первои и третьеи пар каждои группы соединены с четвертым коллектором соответствующего токозадающего транзистора, вторые выводы нагрузочных резисторов соединены с коллекторами соответствующих ключевых транзисторов групп.

Составитель С. Королев

Редактор Г. Гербер Техред А. Кравчук Корректор М. Пожо

Заказ 2424 Тираж 485 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4!5

Производственно-издательский комбинат «Патент», г. Ужгород, ул. Гагарина. 1О1