Устройство для защиты автономного инвертора напряжения

 

Изобретение относится к электротехнике. Целью изобретения является расширение функциональных возможностей. Если за предыдущий контролируемый период выходной частоты автономного инвертора напряжения не открывается хотя бы один вентиль, то информация об этом с второго счетчика 8, поступив на элементы ИЛИ-НЕ и ИЛИ блока 5, зажигает светодиод (потеря проводимости) и подает питание на остальные светодиоды. При этом тот из них, номер которого соответствует номеру потерявшего проводимость вентиля, зажигается. При котором замыкание хотя бы одного вентиля появляется ток сразу в двух вентилях фазы, в которой произошло это короткое замыкание. Соответствующий этой фазе датчик 1 через элементы И блока 2 записывает в соответствующий DR=триггер этого блока логическую единицу. Указанная логическая единица через элемент ИЛИ 3 поступает на дополнительный вход дешифратора 9 и соответствующий вход блока 5, в котором зажигается светодиод (короткое замыкание) и подает питание на остальные светодиоды. Светодиоды, соответствующие короткозамкнутой фазе, зажигаются. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5))g H 02 Н 7/122

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

1 (21) 4302264/24-07 (22) 03.07.87 (46) 30.08.90. Бюл. N 32 (71) Красноярское производственное объединение тяжелых экскаваторов

"Крастяжмаш| (72) И.В.Мишанкин и В,Ф.Бражников (53) 621 ° 316.925.4 (088.8) (56) Авторское свидетельство СССР

Ф 922942, кл. Н 02 Н 7/10, 1980, Авторское свидетельство СССР

N - 1056389, кл. H 02 H 7/12, 1982. (54) УСТРОЙСТВО ДЛЯ ЗАЩИТЫ АВТОНОМНОГО ИНВЕРТОРА НАПРЯЖЕНИЯ (57) Изобретение относится к электротехнике. Целью изобретения является расширение функциональных возможностей. Если за предыдущий контролируемый период выходной частоты автономного инвертора напряжения не открывается хотя бы один вентиль,то информация об этом с второго счетчика 8, поступив

„„80„„1589350 А I

2 на элементы ИЛИ-НЕ и ИЛИ блока 5, зажигает светодиод (потеря проводимости) и подает питание на остальные светодиоды. При этом тот из них, номер которого соответствует номеру потерявшего проводимость вентиля, зажигается. При коротком замыкании хотя бы одного вентиля появляется ток сразу в двух вентилях фазы, в которой произошло это короткое замыкание. Соответствующий этой фазе датчик 1 через элементы И блока 2 записывает в соответствующий DR-триггер этого блока логическую единицу.

Указанная логическая единица через элемент ИЛИ 3 поступает на дополнительный вход дешифратора 9 и соответствующий вход блока 5, в котором зажигается светодиод (короткое замыкание}, и подает питание на остальные светодиоды. Светодиоды, соответствующие короткозамкнутой фазе, зажигаются. 5 ил.

1589350

Изобретение относится к электротехнике и может быть использовано для

4 защиты и диагностики состояния вентилей многофазного автономного ин5 вертора напряжения.

Цель изобретения — расширение функциональных возможностей.

На фиг. 1 представлена функциональная схема устройства для защиты, на фиг. 2 — функциональная схема блока регистрации состояния вентилей (БРСВ), на фиг. 3 — функциональная схема блока управления (БУ), на фиг. 4 — функциональная схема блока отображения информации (БОИ), на фиг. 5 — функциональная схема дешифратора.

Входы и выходы каждого блока обозначены буквами А, В, Е, Р, С, Н, M P. Индекс этих букв соответствует номеру выхода данной группы выходов.

Устройство содержит датчики 1 электрических параметров вентилей (ДЭПВ) 1, в качестве которых использованы датчики тока, БРСВ 2, имеющий

N+2 входов, 2 N выходов, элементы

ИЛИ 3 и 4, причем первый из них мно3 говходовый, БОИ 5 имеющий - N+1+j 30

2 входов, сдвигающий регистр 6, два счетчика 7 и 8, дешифратор 9, имеющий 1+j входов и два выхода, логический формирователь 10 зоны считывания (ЛФЗС), БУ 11, имеющий четыре входа и семь выходов, генератор 12 тактовых импульсов (ГТИ), шину 13 началь— ного кода, соединенную с информационными входами первого счетчика 7, при этом информационные входы второ40 го счетчика соединены с 2-1+j входами дешифратора, выходы ДСВ 1 подклюN чены к 1-N входам БРСВ 2, 1 — — выходы которого подключены соответст45

N венно к 1 — †. входам БОИ 5 и к вхо2 дам первого элемента ИЛИ 3, выход ко3 торого соединен с 2 N+1 м входом

БОИ 5 и первым информационным входом

N 3 дешифратора 9 — + 1 — — N выходы

2 2

БРСВ 2 подключены к 1-N информационным входам- сдвигающего регистра 6, 55 на N+1-м входе которого всегда нахо- дится сигнал логического нуля, N выходов сдвигающего регистра 6 подклю-, N 3 чены соответственно к — + 1 — — N

2 2 входам БОИ 5, N-й выход подключен также к входу приема последовательной информации сдвигающего регистра

6, N+1-й выход которого соединен с вторым входом БУ 11, первые два выхода которого подключены соответственно к N+1-му и N+2-му входам БРСВ 2, причем второй выход соединен также с первым входом ЛФЭС 10, выход которого подключен к первому входу БУ 11, третий и четвертый выходы которого подключены. соответственно к счетному входу и входу выбора режима работы сдвигающего регистра 5, пятый выход

БУ 11 подключен к первому входу второго элемента ИЛИ 4, выход которого подключен к счетному входу второго счетчика 8, j-й выход которого соединен с вторым входом второго элемента

ИЛИ 4, шестой выход БУ 11 подключен к входу предварительной записи первого счетчика 7 и входу установки нуля второго счетчика 8, седьмой выход БУ 11 подключен к счетному входу первого счетчика 7, выход обратного переноса которого соединен с третьим входом bY 11, четвертый вход которого подключен к выходу ГТИ 12, сигнал управления всем устройством постуПает на второй вход ЛФЭС 10, выходами всего устройства являются выходы дешифратора 9 °

БРСВ 2, имеющий N+2 входов и

3 N

2 — N выходов содержит — элементов И 14

1 2

У

N — DR-триггеров 15 с асинхронными

R-входами установки нуля и N DRSтриггеров 16 с асинхронными R-входамн установки нуля и S-входами установки единицы, при этом информационные D-входы всех триггеров объединены в общую шину, на которой всегда находится сигнал логической единицы, первый и второй входы БРСВ 2 подключены к входам первого элемента И 14, выход которого подключен к управляющему С-входу первого DR-триггера 15, третий и четвертый входы БРСВ 2 подключены к входам второго элемента

И 14, выход которого подключен к управляющему С-входу второго DR-триггера t5,...,N-1-й и N-й входы БРСВ 2

N подключены к входам †-го элемента

И 14, выход которого подключен к уп589350

1

N равляющему С-входу †-ro DR-триггера

15, первый вход БРСВ 2 подключен также к управляющему С-входу первого

DRS-триггера 16, второй вход БРСВ 2 подключен также к управляющему С-входу второго DRS-триггера 16, ° ..,N-й вход БРСВ 2 подключен также к управляющему С-входу N-го DRS-триггера 16, N+1 é вход БРСВ 2 подключен к R-вхоN дам установки нуля 1 — DR — тригге2 ров 15 и S âõoäàì установки единицы

1-N DRS-триггеров 16, N+2-й вход

БРСВ 2 подключен к R-входам установки нуля 1-N DRS-триггеров 16; выходами БРСВ 2 являются прямые выходы

1-N DR-триггеров 15 и обратные выходы 1-N DRS-триггеров 16.

БУ 11, имеющий четыре входа и семь выходов, содержит элемент

ИЛИ 17, два DR — триггера 18 и 19 с асинхронными R-входами установки нуля, на информационных D-входах которых-всегда находится сигнал логической единицы, три элемента И 20-22 формирователь 23 коротких импульсов (ФКИ), два элемента И-НЕ 24 и 25 и два переключателя 26 и 27 полярности, при этом выход переключателя

26 полярности подключен к первому входу элемента HJIH 17, выход которого соединен с К-входом установки нуля первого DR-триггера 18, прямой выход которого подключен к R-входу установки нуля второго DR-триггера 19, к первому входу первого элемента H 20, выход которого соединен с первым входом второго элемента И 21, первым входом первого элемента И вЂ” НЕ 24 и входом ФКИ 23, выход которого соединен с первым входом третьего элемента И 21, первым входом второго элемента И-HE 25 и управляющим С-входом второго DR-триггера 19, прямой выход которого подключен к второму входу второго элемента И 21, а обратный выход — к второму входу первого элемента И-НЕ 24, первый вход БУ 11 подключен к второму входу элемента

ИЛИ 17, второй вход EY 11 — к второму входу второго элемента И 21, третий вход БУ 11 — к второму входу первого элемента И-HF. 24, четвертый вход БУ 11 — к управляющему С-входу первого DR-триггера и второму входу первого элемента И 20, выходами

БУ 11 являются соответственно выход второго переключателя 27 полярности, выход второго элемента И-НЕ 25, выход первого элемента И 20, обратный выход второго DR-триггера 19, выход третьего элемента И 22, выход первого элемента И-HF. 24 и выход второго элемента И 21.

БОИ 5, имеющий — N+1+j входов, 10

2 содержит И+1 элементов ИЛИ-НЕ 28, причем последний из них многовходовый, элемент НЕ 29, многовходовый элемент ИЛИ 30 и N+2 светодиодов 31 с токоограничивающими сопротивлениями 32, при этом выход многовходового элемента ИЛИ 30 подключен к анодам

1-N светодиодов 31, катоды которых через токоограничивающие сопротивле2О ния 32 подключены соответственно к выходам 1-N элементов ИЛИ-HF. 28, на анодах N+1-го и N+2-ro светодиодов всегда находится сигнал логической единицы, катоды этих светодиодов

25 через токоограничивающие сопротивления подключены соответственно к выходам элемента НЕ 29 и многовходового элемента ИЛИ-НЕ 28, первый вход

БОИ 5 подключен к первым входам первого и второго элементов ИЛИ-НЕ 28, второй вход БОИ 5 подключен к первым входам третьего и четвертого элеменN тов ИЛИ-НЕ 28,...,— -й вход БОИ 5 подключен к первым входам N-1-го и

35 N 3

N — ro элементов ИЛИ вЂ” HF. 28 — + 1 — — N

2 2 входы БОИ 5 подключены к вторым входам соответственно 1-N элементов

3 3

40 H H-HE 28 — N + 1 — — N + 1 + j

2 2 входы БОИ 5 подключены к входам мно— говходового элемента ИЛИ 30, причем

3 — И+1 вход БОИ 5 подключен также к

3 3 входу эл емен та НЕ а — N+2 — — N+ 1+ j

2 2 входы БОИ 5 подключены также к входам И+1-ro многовходового элемента

ИЛИ-HF. 28.

Дешифратор 9, имеющий 1+j входов и два выхода, содержит два элемента

ИЛИ 33 и 34 причем элемент ИЛИ 34 многовходовый, блок 35 сравнения и шину 36 начального кода, при этом первый вход дешифратора 9 подключен к первому входу первого элемента

ИЛИ 33, выход которого является первым выходом дешифратора 9, 2-1+j

1589350 входы дешифратора 9 подключены к информационным входам первого сравниваемого числа блока 35 сравнения и к входам второго элемента ИЛИ 34, 5 выход которого является вторым выходом дешифратора 9, шина 36 начального кода подключена к информационным входам второго сравниваемого числа блока 35 сравнения, выход результата сравнения которого подключен к второму входу элемента ИЛИ 33.

Устройство для защиты автономного инвертора напряжения работает следующим образом.

Перед пуском устройства в работу нажимают переключатели 26 и 27 полярности, затем отпускают их. Сигнал логического нуля с переключателя 27 поступает на вход начальной установки БРСВ ? и записывает в его DR-триггеры 15 логический нуль, а в DRSтриггеры 16 — логическую единицу °

Сигнал логической единицы с переключателя 26 поступает на вход эле- 25 мента ИЛИ 17 и с его входа на К-вход

DR-триггера 18, разрешая ему прием информации, фронт ближайшего импульса с ГТИ 12 записывает.в этот триггер логическую единицу. Сигнал логичес. кой единицы с прямого выхода этого триггера поступает на вход элемента

И 20, разрешая прохождение через него импульсов с ГТИ 12, прямой выход DR-триггера 18 подготавливают также к приему информации DR — триггер

19, который пока еще находится в состоянии логического нуля, в связи с чем сигналом логической единицы на его инверсном выходе выбран режим работы "Параллельная запись" сдвигающего регистра Ь и разрешено прохождение импульса через элемент

И-НЕ 24, Первый импульс с элемента И 20 записывает в сдвигающий регистр 6 информацию с БРСВ 2 (логический нуль с DRS-триггеров 16), инвертируясь на элементе И-НЕ 24, записывает в первый счетчик 7 код, соответствующий числу контролируемых вентилей

N с шины начального кода 13 и обнуляет второй счетчик 8.

По срезу импульсов с элемента

И 20 на выходе ФКИ 23 формируются короткие положительные импульсы, пер- 55 вый из которых записывает в DR òðèãrep логическую единицу, в результате чего сдвигающий регистр переходит в режим работы "Сдвиг вправо, а последующие импульсы с элемента И 20 через элемент И 21 поступают на счетный вход счетчика 7.

В процессе сдвига информация о состоянии вентилей с N+1-го выхода сдвигающего регистра 6 поступает на второй вход БУ 11, где стробируется импульсами с ФКИ 23 на элементе

И 22 и затем, проходя через элемент

ИЛИ 4, поступает на счетный вход второго счетчика 8.

С приходом N+1-го импульса на счетный вход сдвигающего регистра 6 информация íà его первых N выходах возвращается в исходное состояние, срез этого же импульса обнуляет первый счетчик 7, сигнал обнуления этого счетчика поступает на третий вход

БУ 11, где стробируется импульсом с ФКИ 23 на элемент И-НЕ 25, и проходит на вход рабочего сброса БРСВ 2, где обнуляет,DRS-триггеры 16, а также поступает на первый вход ЛФЗС 10, подготавливая его к работе.

ЛФЗС 10 представляет собой счетчик, на счетный вход которого подают частоту с задающего генератора схемы управления автономным инвертором напряжения, сигналом с БУ 11 в этот счетчик записывается код, соответствующий числу контролируемых вентилей N.

ЛФЗС 10 после установки в него числа N отсчитывает N импульсов с задающего генератора схемы управления автономным инвертором напряжения и обнуляется. Время счета ЛФЗС 10 соответствует периоду выходной частоты автономного инвертора напряжения, за это время должен включиться и пропустить импульс тока каждый контролируемый вентиль, соответствующие ДЗПВ 1 передают информацию о наличии этих импульсов тока в соответствующие. DRS-триггеры 16 (БРСВ 2), в которые записывается сигнал логической единицы. Если какието вентили не включались, то соответствующие им DRS-триггеры 16 остаются в состоянии логического нуля.

По срезу N-го импульса на входе

ЛФЗС 10 íà его выходе появляется сигнал логической единицы, который, поступая на элемент ИЛИ 17 (БУ 11) запускает в работу все устройство °

Таким образом, в конце каждого периода выходной частоты автономного ин1589350 вертора напряжения информация о состоянии вентилей за этот период с

БРСВ 2 через сдвигающий регистр 6 в виде логических нулей для исправных и логических единиц для неисправных (потерявших проводимость) вентилей

N 3 поступает на — + 1 — — N входы БОИ 5

2 2 и через элемент ИЛИ 4 на счетный вход второго счетчика 8.

Элемент ИЛИ 4 предназначен для того, чтобы остановить прием во второй счетчик 8 возможных логических единиц, если число уже считанных логических единиц превышает половину емкости второго счетчика 8.

Разрядность счетчика 8 определяется по формуле j = log,(n+1) для четных п и j = log.,(п+1)+1 для нечетных и, где n — число неоткрывшихся вентилей, при котором работа автономного инвертора напряжения еще возможна,.

Если за предыдущий контролируемый период выходной частоты автономного инвертора напряжения не открылся хотя бы один вентиль, то информация об этом с второго счетчика 8, поступив

3 3 на — N + 2 — — N+1+j входы БОИ (эле2 2 мент ИЛИ-HE 28 или 30) зажигает светодиод 31 (потеря проводимости) и подает питание на светодиоды 3 1 при этом тот из них, номер которого соответствует номеру потерявшего проводимость вентиля, зажигается.

В течение следующего периода автономного инвертора напряжения информация о неисправностях хранится в сдвигающем регистре 6 и втором счетчике 8, по окончании этого периода происходит новый опрос БРСВ 2.

При коротком замыкании хотя бы одного вентиля появляется ток сразу на двух вентилях фазы, в которой произошло это короткое замыкание;

Соответствующий этой фазе ДЭПВ 1 через элементы И 14 (БРСВ 2) записывает в соответствующий DR-триггер 15 логическую единицу, которая через элемент ИЛИ 3 поступает на дополниN тельный вход дешифратора 9 и 1

2 входы БОИ 5, в котором зажигает светодиод, и подает питание на светодиоды 31, при этом светодиоды, соответствующие короткозамкнутой фазе, зажигаются.

1О

Дешифратор 9 при коротком замыкании и (или) коде на выходах второго счетчика 8, превышающем максимально допустимое число неоткрывшихся вентилей и, вырабатывает сигнал на отключение.

При коде на выходах второго счетчика 8, соответствующем меньшему числу неоткрывшихся вентилей, дешифратор 9 вырабатывает сигнал "Доработать, который подают в схему управления автономным инвертором напряжения. Этот сигнал позволяет инвертору доработать до ближайшей остановки, а затем не разрешает его включение.

Примеры исполнения БРСВ 2 и БОИ 5 показаны для пятнадцатифазного автономного инвертора напряжения.

Формула изобретения

Устройство для защиты автономного инвертора напряжения, содержащее датчики электрических параметров по числу вентилей, равном N, генератор тактовых импульсов, сдвигающий регистр с параллельной записью информации, логический формирователь эоны

30 считывания, дна счетчика, дешифратор причем информационные выходы второго счетчика соединены с информационными входами дешифратора, о т л и ч а ю— щ е е с я тем, что, с целью расширения функциональных возможностей, в

35 дешифратор введен дополнительный информационный вход, устройство снабжено блоком регистрации состояния

3 вентилей имеющим N+2 входов и — N

2

40 выходов, блоком управления, имеющим четыре входа и семь выходов, двумя элементами ИЛИ, причем первый из них многовходовой, блоком отображения ин3 формации, имеющим — N+1+j входов, где число выходных разрядов второго счетчика, и шиной начального кода, соединенной с информационными входами первого счетчика, а датчики элект50 рических параметров вентилей выполнены в виде датчиков тока, причем выходы датчиков тока вентилей подключены к 1-N входа блока регистрации соN

55 стояния вентилей, 1 — — выходы кото2

1 рого подключены соответственно к

N — — входам блока отображения инфор2

1589350 ми R-входами установки нуля и S-входами установки единицы, при этом информационные D-входы всех триггеров объединены в общую шину, на которой установлен сигнал логической единицы, оба входа каждого элемента

И подключены к двум входам блока регистрации состояния вентилей, подключенным к соответствующим датчикам токов вентилей одной фазы, выход каждого элемента И подключен к управляющему С-входу соответствующего DRтриггера, управляющий С-вход каждого ,DRS-триггера подключен к соответствующему входу блока регистрации состояния вентилей, И+1-й вход блока регистрации состояния вентилей подключен к R-входам установки нуля

1 — — DR-триггеров и S-входам уста2 новки единицы 1-N DRS-триггеров, N+2-й вход блока регистрации состояния вентилей подключен к R — входам установки нуля 1-N DRS-триггеров, в качестве выходов блока регистрации состояния вентилей использованы пряN мые выходы 1 — — DR — триггеров и об2 ратные выходы 1-N DRS.— òðèããåðoâ, 0 блок управления содержит два переключателя полярности с самовозвратом, элемент ИЛИ, два ПК-триггера с асинхронными К-входами установки нуля, на информационных D-входах которых

5 установлены сигналы логической единицы, три элемента И, формирователь коротких импульсов по срезу входного сигнала и два элемента И-НЕ, при этом выход первого переключателя

О полярности подключен к первому входу элемента ИЛИ, выход которого соединен с R-входом установки нуля первого DR òðèããåðà, прямой выход которого подключен к R-входу установки

5 нуля второго DR-триггера и первому входу первого элемента И, выход которого соединен с первым входом второго элемента И, первым входом первого элемента И-НЕ и входом форр мирователя коротких импульсов по срезу входного сигнала, выход которого соединен с первым входом третьего элемента И, первым входом второго элемента И-НЕ и управляющим С-входом второго DR-триггера, прямой выход которого подключен к второму входу второго элемента И, а инверсный выход — к второму входу первого элемента И-НЕ, первый вход блока управмации и к входам первого элемента

ИЛИ, выход которого соединен с

3 — N+1 входом блока отображения инфор2 мации и дополнительным информационным

N 3 входом дешифратора — + 1 — — N вы2 2 ходы блока регистрации состояния вентилей подключены к 1-N информацион10 ным входам сдвигающего регистра, на

N+1-M входе которого установлен сигнал логического нуля, 1-N выходы сдвигающего регистра подключены соотN 3 ветственно к — + 1 — — N входам бло- 15

2 2 ка отображения информации, N-й выход подключен также к входу приема последовательной информации сдвигающего регистра N+1 é выход которого соединен с первым входом блока управления, первые два выхода которого подключены соответственно к N+ 1 ìó и N+2-му входам блока регистрации состояния вентилей, причем второй выход соединен также с первым входом логического формирователя зоны считывания, выход которого подключен к второму входу блока управления, третий и четвертый выходы которого подключены соответственно к счетному входу и входу выбора режима работы сдвигающе-го регистра, пятый выход блока управления подключен к первому входу второго элемента ИЛИ, выход которого подключен к счетному входу второго 3 счетчика, j-й выход которого соединен с вторым входом второго элемента ИЛИ, шестой выход блока управления подключен к входу предварительной записи. первого счетчика и входу установки нуля второго счетчика, .седьмой выход блока управления подключен к счетному входу первого счетчика, выход обратного переноса которого соединен с третьим входом блока управления, четвертый вход которого подключен к выходу генератора тактовых импульсов, второй вход логического формирователя зоны считывания подключен к выводу для подключения источника сигнала управления всем устройством, а в качестве выходов устройства использованы выходы дешифратора, при этом блок регистрации состояния вентилей со- . 5

N N держит — элементов И вЂ” DR-триггеров

2 2 с асинхронными R-входами установки нуля и N DRS-триггеров с асинхронны1589350

14

10

25

35 ления подключен к второму входу третьего элемента И, второй вход блока управления подключен к второму входу элемента ИЛИ, третий вход блока управления подключен к второму входу второго элемента И-НЕ, четвертый вход блока управления подключен к управляющему С-входу первого DRтриггера и второму входу первого элемента И, в качестве с первого по седьмой выходов блока управления использованы соответственно выход второго переключателя полярности, выход второго элемента И-НЕ, выход первого элемента И, инверсный выход второго DR-триггера, выход третьего элемента И выход первого элемента

И-НЕ и выход второго элемента И, блок отображения информации содержит

N+1 элементов ИЛИ вЂ , причем N+1-й элемент ИЛИ-НЕ многовходовый, многовходовый элемент ШП!,элемент НЕ и

N+2 светодиодов с токоограничивающими резисторами, при этом выход многовходового элемента ИЛИ подключен к анодам 1-N светодиодов, катоды которых через токоограничивающие резисторы подключены к соответственно к выходам 1-N элементов ИЛИ-НЕ, на анодах N+ 1-ro и N+2-го светодиодов установлен сигнал логическая единица, катоды этих светодиодов через токоограничивающие резисторы подключены соответственно к выходам элемента HE и N+ 1-ro многовходового

N элемента ИЛИ-НЕ каждый из — входов

2 блока отображения информации подключен к первым входам двух соответстN вующих 1-N элементов ИЛИ-НЕ, — + 1

2 — N входы блока отображения информа2 ции подключены к вторым входам соответственно 1-N элементов ИЛИ-НЕ, 3 3 — N + 1 — — N+1+j входы блока отобра2 2 жения информации подключены к входам многовходового элемента ИЛИ, причем

3 — N+1 вход блока отображения информа2 ции подключен также к входу элеМента

3 3

НЕ а — N+2 — — N+1+j входы блока

2 2 отображения информации подключены также к входам И+1-го многовходового элемента ИЛИ-НЕ, дешифратор содержит два элемента ИЛИ, причем второй из них многовходовый,блок сравнения и шину начального кода, при этом первый вход дешифратора подключен к первому входу первого элемента ИЛИ, выход которого использован в качестве первого выхода дешифратора, 2-j+1 входы дешифратора подключены к информационным входам первого сравниваемого числа блока сравнения и к входам второго элемента ИЛИ, выход которого использован в качестве второго выхода дешифратора, шина начального кода подключена к информационным входам второго сравниваемого числа блока сравнения, выход которого подключен к второму входу первого элемента ИЛИ.

I )89 ) ) ) Лу 90 2

) 589350

Удое. ю

Jl

ФМ2.4

1589350

Составитель О.Мещерякова

Техред М,Дидык . Корректор С.Бевкун

Редактор А.Огар

Заказ 2545 Тираж 473 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, R-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101