Устройство для сопряжения двух электронно-вычислительных машин

 

Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух устройств обработки данных. Целью изобретения является повышение быстродействия. Цель достигается тем, что в устройство по а.с. N 1291996, содержащее два блока связи и два блока формирования кода операции, причем каждый блок связи содержит узел микропрограммного управления, узел сравнения, узел обмена и элемент ИЛИ, а каждый блок формирования кода операции содержит элемент задержки, регистр управления, два элемента И, элемент ИЛИ и шинный формирователь, причем узел обмена содержит два дешифратора, регистр команд, регистр данных, регистр адреса, одиннадцать групп элементов И, три элемента ИЛИ, введены в каждый блок связи элемент И, в каждый узел обмена счетчик адреса и четыре группы элементов И с соответствующими связями. 6 ил.

СОЮЗ СОВЕТ СНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

С 06 Р 13/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

fl0 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ Гкнт ССа

1 (61) 1291996 (21) 4463573/24-24 (22) 19.07.88 (46) 23.09.90. Бюп. Р 35 (72) Г.В.Кухарь и В.И.Потапенко (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1291996, кл. G 06 F 13/26, 1985, (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ

ЭЛЕКТРОННО-ВЫЧИСЛИТЕЛЬНЫХ МАШИН (57) Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух устройств:обработки данных, Целью изоб ретения является повышение быстродействия. Цель достигается тем, что в устройство по а.с. 9 1291996, соИзобретение относится к вычислительной технике, может быть использовано для сопряжения двух устройств обработки данных и является усовершенствованием устройства по авт.св.

У 1291996;

Цель изобретения — повышение быстродействия; За счет исключения множе ства команд занесения адреса и совмещения во времени работы микропрограммного автомата с операциями занесения информации в регистр данных.

На. фиг.1 приведена структурная схема устройства для сопряжения двук электронно-вычислительных машин; на фиг.2 вЂ,узел микропрограммного управления; на фиг.3 — узел обмена; на фиг.4 я 5 — алгоритм функционирова„.SU„„1594555 А 2

2 держащее два блока связи и два блока формирования кода операции, .причем каждый блок связи содержит узел микропрограммного управления, узел сравнения, узел обмена и элемент ИЛИ, а каждый блок формирования кода операции содержит элемент задержки, регистр управления, два элемента И, элемент ИЛИ и шинный формирователь, причем узел обмена содержит два де-. шифратора, регистр команд, регистр данных, регистр адреса, одиннадцать групп элементов И, три элемента ИЛИ, введены в каждый блок связи элемент И, а в каждый узел обмена — счетчик адреса и -четыре группы элементов И с соответствующими связями. 6 ил. ния узла микропрограммного управления; Ql на фиг.6а,б — схемапроведения операции Я 1 передачи массива данных (промежутки ф времени, затрачиваемые известным и предлагаемым устройствами,где д Э

tä, — время занесения информаций сост- (д ветственно в регистр адреса и регистр данных известного устройства; время занесения информации в регистр команд; t ö- время работы микропрограммного автомата по алгоритму; е

t„ — время занесения информации в счетчик адреса предлагаемого устрой- Я ства; t+z- время занесения информации во второй регистр данных предлагаемого устройства).

Устройство содержит (фиг.1) блоки 1 и 2 связи, блоки 3 и 4 форми3 15945 рования кодаоперации,узлы 5и бмикропрограммного управления, узлы 7 и

8 обмена информацией, элементы И 9 и

10 первый 11 и второй )2 элементы

ИЛИ, узлы 13 и 14 сравнения, эле5 менты 15 и 16 задержки, регистры 17 и 18 управления, вторые элементы

И 19 и 20, первые элементы И 21 и 22, третий 23 и четвертый 24 элементы

ИЛИ, шинные формирователи 25 и 26, группы 27 и 28 командных входов/выходов блоков связи, группы 29 и 30 адресных/информационных входов/выходов блоков связи, выходы 31 и 32 шинных формирователей, входы 33 и

34 группового адреса, линии 35 и 36 группы входов/выходов первого и второго блоков связи, линии 37 и 38 группы выходов первого и второго бло- 20 ков формирования кода операции, линии

39 и 40 выходов первого и второго блоков формирования кода операции. (цепь кода операции "Ввод" ), линии

41 и 42 выходов первого и второго 25 блоков формирования кода операции (цепь кода операции "Вывод" ).

Узел микропрограммного управления содержит (фиг.2) буферные усилители 43 и 44, мультиплексор 45, задающий генератор 46, регистр 47 адреса микрокоманд, постоянное запоминающее устройство (ПЗУ) 48, группу входов

49 узла микропрограммного управления, выходы 50-54 узла микропрограммного управления, группу выходов 55 узла микропрограммного управления.

Узел обмена содержит (фиг.3) дешифратор 56, дешифратор 57 команд, группу элементов И 58-68, элементы

ИЛИ 69 и 70, счетчик 71 адреса, ре гистр 72 данных, элемент ИЛИ 73, регистр 74 команд, вторую группу входов

75 узла обмена, первый вход 76 узла обмена, третий 77 и второй 78 вхоцы 45 узла обмена, первую группу входов

79.узла обмена, четвертый вход 80 узла обмена, первую 81, вторую 82 и третью 83 группы входов/выходов узла обмена, группу выходов 84 узпа обмена, выход 85 узла обмена, группы элементов И 86-89, регистр 90 адреса (второй регистр данных).

Работу устройства рассмотрим на примере использования его для сопряжения двух универсальных ЭВМ типа

"Электроника-60", имеющих интерфейс типа "Общая шина".

При этом входы/выходы 27. и 28 подключают к группам сигналов управления интерфейсом соответственно от первой и второй ЭВМ.

На входы 29 и 30 подают группы сигналов адреса данных соответственно от первой и второй 3ВМ. Выходы

31 и 32.шинных формирователей соединяют с цепями СИП интерфейса ЭВМ 1 и ЭВМ 2.

B начальный момент 3ВМ 1 и ЭВМ 2 в группах сигналов управления интерфейсом формируют сигналы "Сброс", поступающие по одной из цепей входов/выходов 27 (28) блока связи на вход установки в "0" регистра 47 адреса микрокоманд (РАМ), и обеспечивают на выходах РАМ 47 адрес первой микрокоманды рабочей микропрограммы.

Узел 5 (6) представляет собой микропрограммный автомат (МА), реализованный на регистре 47 (элементы памяти автомата), постоянном запоминающем устройстве (ПЗУ) 48 (память микропрограмм автомата), мультиплексоре

45 (элемент, обеспечивающий условные переходы автомата), при этом синхронизация автомата осуществляется задающим генератором 46, формирующим импульсную последовательность, подаваемую на динамический управляющий вход РАМ 47.

В исходном состоянии МА на выходах

53-55 формирует код, поступающий на входы 75 и 76 узла 7.(8) обмена и вход элемента И 9. Этот код обеспечивает на выходе дешифратора 56 сигнал, открывающий элементы И 62. При этом сигналы с магистрали 29 (30) через группу входов/выходов 81 узла

7 (8) обмена через элементы И 62

1 поступают на группу входов/выходов

82. узла обмена.

Подготовка устройства сопряжения к работе и передаче информации осуществляется циклами записи (чтения) информации в (из) регистры 72 (90), 74 и счетчик 71 адреса узла 8 (7) обмена.

Передача первого слова информации из ЭВМ 1 и ЭВМ 2 по инициативе ЭВМ I .включает цикл записи в счетчик 71 адреса узла 8 обмена адреса первой ячейки памяти ЭВМ 2 для первого элемента массива передаваемой информа"

l ции, цикл записи в регистр 72 (или 90) узла 8 обмена передаваемых дакнйх и

5 159455 цикл записи в регистр 74 узла 8 обме-! (II на кода операции Вывод

Передача информаци иэ ЭВМ 2 в

ЭВМ 1 по инициативе ЭВМ 1 включает цикл записи в счетчик 71 адреса узла

8 обмена адреса первой ячейки памяти

ЭВМ 2 для первого элемента массива передаваемой информации, цикл записи в регистр 74 узла 8 обмена кода операции "Ввод" и цикл чтения из регистра 72 (или 90) узла 8 обмена требуемой информации.

Передача информации по инициативе ЭВМ 2 происходит аналогично, но используются регистры узла 7 обмена.

Операция обмена информацией между регистром 72 (или 90) и памятью

ЭВМ 2 (1) осуществляется в режиме . прямбго доступа к памяти под управ- 20 лением МА соответствующего узла

6 (5) по окончании цикла записи кода операции в регистр 74. Одновременность работы ЭВМ 1 и ЭВМ 2 обеспечивается наличием двух магистра- 25 лей связи 35, 37, 39, 41 и 36, 38, 40, 42, позволяющих каждой из ЭВМ осуществлять независимый обмен с регистрами 74 и 72 и счетчиком 71 адреса .соответствующих узлов 8 (7) 30 обмена.

Рассмотрим циклы записи (чтения) информации из 3В1 1 в (иэ) регистры

72, 74 и счетчик 21 адреса узла

8 обмена.

В соответствии с логикой работы интерфейса "Общая шина" в первой фазе каждого цикла обмена по группе

,, адресных/информационных входов/выходов 29.передается адрес регистра, с которым будет осуществляться обмен, с некоторой задержкой по отношению к передаче адреса выдается сигнал

СИА по группе входов/выходов 27.

Сигналы адреса транслируются узлом . 45 обмена с входов/выходов 81 через элементы И 62 на выходы 82, старшие разряды поступают на вторые входы узлов 13 сравнения, на первые входы узлов 13 сравнения, подают код группо- 50 вого адреса устройства сопряжения, присвоенный ему в адресном пространстве ЭВМ. При совпадении адреса на вторых входах 33 узла 13 сравнения с ко.": дом первых входов на его выходе фор, мируется сигнал логической единицы, поступающей на информационный вход регистра 17 управления. На группу .входов регистра 17 управления посту5 6 пают с магистрали 35 младшие разряды адреса, определяющие адрес одного из регистров 72, 74 или счетчика 71 .

Сигнал СИА через усилители 44 поступает на выход 52 узла 5 и далее на вход установки в "0" регистра 17 управления и вход элемента 15 задержки. При этом наличие сигнала СИА на установочном входе регистра 17 обеспечивает неактивное состояние данного входа.

C выхода элемента 15 задержки сиг-. нал СИА активным уровнем поступает на вход записи регистра 17 и осуществляет запись кода адреса одного из регистров 72, 74 или счетчика 71, поданного на группу информационных входов регистра 17 управления, и сигнала с выхода узла 13 сравнения, Вторую фазу цикла обмена рассмотрим отдельно для операции записи и чтения регистров 72, 74 и счетчика

71 узла 8 обмена.

Операция "Запись". Вторая фаза . цикла обмена начинается со снятия адреса с группы адресных/информационных входов/выходов 29, установки записываемой информации и поступления сигнала "Вывод" из интерфейса

ЭВМ 1 по одной из цепей группы входов/выходов 27 через усилители

44 узла 5 на его выход 51 и выход блока 1 связи, на вход блока 3 формирования кода операции и вход перво-. го элемента И 2! блока 3 формирования кода операции. Зписываемая информация поступает по цепям 29, 81 через элементы И 62 узла 7 обмена на группу входов/выходов 82 узла 7 обмена и через магистраль 35 далее на группу входов/выходов 83 узла

8 обмена второго блока 2 связи. При совпадении сигналов на двух входах первого элемента И 21 (сигнал "Вывод" и записанная информация с элемента 13) блока 3 формирования кода операции на выходе элемента И 21 формируется сигнал, подаваемый через цепь 41 на вход 78 узла 8 обмена, который совместно с группой сигналов кода адреса с выходов регистра 17 управления, подаваемых по цепям 37 на группу входов 79 узла 8 обмена, обеспечивает на выходе дешифратора

57 сигнал записи информации с группы входов/выходов 83 узла 8 обмена в один из..регистров 72, 74 или счетчик

71 адреса узла 8 обмена.

1594555

Номер регистра или счетчика адре- 1. са обеспечивается кодом, подаваемым с выходов регистра 17 управления по цепям 37 на группы входов 79 узла

8 обмена, и сигналом на входе 78„

Сигналы с выхода дешифратора 57 (сигналы записи) обеспечивают открытие одной из групп элементов И 59 и 61 и подачу информации на регистры 72 и

74 и счетчик 7!. Одновременно через соответствующие элементы ИЛИ 70 и

73 сигналы записи поступают, на входы записи одного из регистров 72„ 74 или прямо на вход "0" счетчика 71 адреса и осуществляют запись информации в выбранный узел. Формирование сигнала ответа (СИП) в .интерфейсе

ЭВМ осуществляется элементом ИЛИ 23 и шинным формирователем 25, с выхода которого сигнал СИП подается в интерфейс ЭВМ.

ЭВМ,получив сигнал СИП от устройства, снимает сигнал "Вывод", что приводит к снятию сигнала записи, фор- 25 мируемого дешифратором 57.

Снятие сигнала "Вывод" обеспечивает снятие сигнала СИП, формируемого элементом ИЛИ 23 и шинным формирователем 25. 30

Фаза "Вывод" завершается снятием сигнала СИА на входах/выходах 27 первого блока 1 связи. При этом на выходе установки в "0" регистра !,7 управления устанавливается активный

35 уровень и регистр 17 сбрасывается в нулевое состояние, обеспечивая снятие разрешающего сигнала на входе первого элемента И 21.

Это вызывает формирование на вы 40 ходе элемента И 21 логического нуля, что приводит к установке дешифратора

57 узла обмена в нейтральное состояние.

Операция Чтение . Вторая фаза 45 цикла обмена начинается со снятия адреса с группы адресных/информационных входов/выходов 29 и поступления сигнала "Ввод" из интерфейса ЭВМ по

opHGH as цепеи группы BxopoB/выходов 50

27 через усилители 44 узла 5 на выход 50 узла управления и далее на вход второго элемента И 19 блока 3 формирования кода операции. С выхода второго элемента И 19 сигнал совпадения (сигнал "Ввод" и записанная информация с элемента 13) поступает на вход элемента ИЛИ 11 блока 1 связи, на один из входов элемента ИЛИ 23 и по цепи 39 на вход 77 узла 8 обмена.

С выхода элемента ИЛИ 1 1 сигнал поступает на вход 76 узла 7 обмена первого блока связи и обеспечивает формирование на выходе дешифратора 56 узла 7 обмена сигнала, открывающего элементы И 63 и блокирующего элементы. И 62 °

Далее процессы аналогичны операции

tt

Запись, за исключением того, что

tf код на дешифратор 57 узла 8 обмена подается совместно по цепям 37, 39 и дешифратор 57 узла 8 обмена формирует один из сигналов (сигнал чтения), открывающий один из элементов И 6668 и обеспечивающий трансляцию содержимого одного из регистров 72, 74 или счетчика 71 адреса на группу входов/выходов 83 узла 8 обмена и далее через группу входов/выходов 82 узла

7 обмена, элементы И 63, группу входов/выходов 81 узла 7 обмена, цепь

29 в интерфейс ЭВМ 1.

Порядок функционирования MA. После установки PAM 4 в нулевое состояние из ПЗУ 48 выбирается первая микрокоманда микропрограммы, обеспечивающей логику функционирования узла

7 (8).

На фиг.4 и 5 приведен алгоритм функционирования узла 7 (8) для

ЭВМ типа "Электроника-60".

Выполнение микропрограммы начинается с анализа сигналов, поступающих из регистра 74 по цепям 84 и 85 и представляющих код команды для МА на группе входов 49 узла 6 (5), и сигнала управления, поступающего на первый вход элемента И 9. При обнаружении кода одной из команд (" Ввод" или "Вывод" ) МА осуществляет выдачу из ПЗУ 48 через усилители

43 по одной из цепей входов/выходов

27 (28) сигнала ТПД, обеспечивая требование на доступ к интерфейсу

ЭВМ 2 (1). Поступление сигнала подтверждения ППД от ЭВМ 2 (1) по одной из цепей группы входов/выходов

27 (28) через усилители 44 на мультиплексор 45 обеспечивает ветвление микропрограммы и установку на выходе

ПЗУ 48 сигнала НВ, поступающего через усилители 43 на интерфейс ЭВМ 2 (1). Данный сигнал сохраняется МА до завершения операций передачи инфоРмации в (из) память ЭВМ, Передача информации в (из) ЭВМ начинается с установки на выходах

55 и 54 узла 6 (5) кода, поступаю1594555 l0 щего соответственно на группу входов

75 узла 8 обмена и через элемент

ИЛИ 12 на вход 76 узла 8 обмена и обеспечивающего на выходе дешифратора 56 сигнал, открывающей элемент

И 64. При этом содержимое счетчика

71 адреса поступает через группу вхо-, дов/выходов 81 на магистраль 30 (29) адрес/данные ЭВМ 2 (1) и интерпретируется ЭВМ как адрес ячейки, с ко« торой будет осуществляться работа, Затем на выходе ПЗУ 48 формируется сигнал СИА, поступающий через усилители 43, входы/выходы 28 (27) в интерфейс ЭВМ 2 (1).

После этого MA через мультиплексор 45 осуществляет анализ типа команды на группе входов 49 и переходит к выполнению операций "Ввод" и "Вывод". При обнаружении команды "Вывод" MA на выходах 55, 54 и 53 формирует код, поступающий соответственно на входы 75 и 76 узла 8 обмена и через элемент И 10 на вход 80 узла 8 обмена. Этот код обеспечивает на выходе дешифратора 56 снятие сигнала, открывающего элемент И 64, и появление сигнала, открывающего элемент

И 65 и увеличивающего .содержимое счетчика 71 адреса, на цепи 53, входе элемента И 10 и входе 80 узла 8 обмена.

При этом содержимое регистра 72 данных поступает через группу вхо-".дов/выходов 81 узла 8 (7) обмена в ЭВМ 2 (1), а содержимое счетчика

71 адреса увеличивается на единицу.

Затем из ПЗУ 48 через усилители 43 на входы/выходы 27 (28) в ЭВМ выдается сигнал "Вывод", затем МА осуществляет ожидание от ЭВМ 2 (1) сигнала подтверждения СИП, который поступает от ЭВМ 2 (1) по одной из цепей через усилители 44 к мультиплексору 45. При поступлении сигнала СИП МА снимает с выхода ПЗУ 48 ранее сформированный сигнал Вывод" на выход 28 (27). Затем МА осуществляет анализ сигнала CHII,.ïîñòóïàþщего Hs интерфейса ЭВМ 2, одновременно повторно активизирует сигнал на входе 80, увеличивая срдержимое счетчика 71 на единицу. При сбросе в интерфейсе ЭВМ сигнала СИП MA осуществляет сброс всех ранее сформированных сигналов (конец выполнения цикла) и возвращается в исходное ! состояние. При этом на выходах 55 и

54 формирует код, обеспечивающий появление на выходе дешнфратора 56 сигнала сброса регистра 74 команд.

При обнаружении на входах 49 команды

"Ввод" МА осуществляет выдачу из

ПЗУ через усилители 43 сигнала "Ввод" на входы/выходы 28 (27) устройства.

Поступление от ЭВМ сигнала СИП по одной из цепей входов/выходов 27 (28) через усилители 44 к мультиплексору

45 означает, что на цепи 30 (29) подана требуемая информация. МА осу-. ществляет формирование на выходе

ПЗУ 48 и на выходах 55 и 54 кода, обеспечивающего снятие сигнала, открывающего элемент И 64, и появление на выходе дешифратора 56 сигнала, открывающего элемент И 60 и через элемент ИЛИ 70 записывающего в регистр 72 данных информацию с входов/выходов 81. Одновременно активизируется сигнал на входе 80, обеспечивая увеличение содержимого счетчика адреса на единицу. Далее MA завершает выполнение операции "Ввод" аналогично завершению операции "Вывод".

Во .время выполнения MA операции

"Ввод" нлн "Вывод" ЭВМ 1 производит аналогично описанному цикл записи (чтения) информации в (из) второй регистр 90 данных.

Передача адреса регистра 90 и формирование управляющих сигналов на выходе блока формирования кода операции происходит аналогично первой фазе цикла обмена.

Во второй фазе цикла обмена операции "Запись" и "Чтение" происходит аналогично операциям с регистром

72 данных.

Одновременно с рассмотренными операциями, выполняемыми первой ЭВМ, аналогичным образом осуществляются операции обмена по инициативе второй

ЭВМ.

При этом передача информации между блоками связи осуществляется по магистрали 36, управляющая информа-, ция передается по линиям 38, 30 и

42, т.е. осуществляется одновременная передача информационных слов от первой и второй ЭВМ с одновременным увеличением на два содержимого счетчика

71 адреса.

Увеличение на два содержимого счетчика 71 адреса происходит только при пересылке массива информации после выполнения определенной коман:l 594555

12 ды, засылаемой в регистр команд (например, "Ввод" +1/"Вывод" +1). В остальных случаях происходит блокировка входа "+1" счетчика 71 адреса путем пересылки в регистр команд команды "Ввод"/"Вьвод", при которой в дополнительном разряде появляется пртенциал, запрещающий прохождение пульсов через вентиль 9 (10) на с етный вход счетчика адреса.

Формула изобретения

Устройство для сопряжения двух электронно-вычислительных машин по афт.св. У 1291996, о т л и ч а ю— щ е е с я тем, что, с целью увеличен@я быстродействия, в каждый блок связи введены элемент И, а в каждый узел обмена — счетчик адреса и с дфенадцатой по пятнадцатую группы .элементов И, причем в блоке связи первый вход элемента И соединен с выходом разряда приращения адреса ре гистра команд, а второй вход элемента И соединен с пятым кодовым выходом узла микропрограммного управления, выход элемента И соединен со счетным входом счетчика адреса узла

5 обмена, в котором группа информационных входов счетчика адреса соединена с попарно объединенными выходами элементов И двенадцатой и тринадцатой групп, а вход синхронизации счетчика адреса соединен с седьмым выходом первого дешифратора и вторыми входами элементов И тринадцатой группы, группа информационных выходов счетчика адреса соединена с объединенными первыми входами элементов И четырнадцатой и пятнадцатой групп, выходы которых соответственно соединены с выходами элементов И.третьей,и седьмой групп, девятый и десятый выходы второго дешифратора соединены с вторыми входами элементов И четырнадцатой и двенадцатой групп соответственно, а восьмой выход первого дешифратора соединен с вторы25 ми входами элементов И пятнадцатой группы.!

53

54

©иг.2

1594555

1594555

Установка сигнала ВВОД на первой группе входов/выходов 27

Анализ сигнала подтверждения СИП

Нет

Нет

Установка на вых. 53,54,55 кода ЗАПИСЬ в PG 72, активизация сигнала 80

Снятие сигналов ВВОД ЯЫВОД) и сигнала 80

Анализ сигнала СИП, активизация сигнала BO игнал СИП в интерфейсе сброшен?

Нет

Сброс всех сигналов на выходе ПЗУ 48, сброс команды в PC 74

КОНЕЦ

Установка на вых.53,54,55 кода ЧТЕНИЕ РЯ72, активизация сигнала 80

Установка сигнала ВЫВОД . на первой группе входов/выходов 27

Анализ сигнала подтверждения СИП игнал С с входа 7 поступил (игнал С с входа 27 поступил?

1594555

° ° °

С ос тавитель С. Дрыг ин

Техред М.Дидык Корректор О.Бипле

Редактор С.Пекарь

Заказ 283I Тираж 566 Подписное

BHIHHIIH Государственного комитета по изобретениям и открьггиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, r.. Ужгород, ул. Гагарина, tl и

Г .О.

1 юлвмент 2 улеиант масс 8а д

На ° а ° л- япемеит васева а1 I 4 ма

Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин Устройство для сопряжения двух электронно-вычислительных машин 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для сопряжения двух вычислительных машин в многомашинных вычислительных системах

Изобретение относится к вычислительной технике, в частности для передачи информации при прямом доступе к памяти

Изобретение относится к вычислительной технике и может быть использовано при организации обмена информацией в

Изобретение относится к вычислительной техгшке и может быть использовано для сопряжения двух устройств обработки данных

Изобретение относится к области вычислительной техники и может быть использовано; например, в микроЭВМ

Изобретение относится к области вычислительной техники и может быть использовано при построении ннформационно-вычислнтельньгх систем

Изобретение относится к устройствам пересылки данных, которое передает и принимает данные через шины данных, связывающие множество передатчиков данных

Изобретение относится к вычислительной технике, в частности к системам отображения информации на компьютере

Изобретение относится к вычислительной технике и может быть использовано в автоматизированных системах контроля цифровых логических устройств для сопряжения цифровой вычислительной машины с объектами контроля при различных параметрах временной диаграммы обмена

Изобретение относится к вычислительной технике и обеспечивает управление передачей данных между внешним устройством и системой памятью, логически разбитой на блоки, в соответствии со списком или сцепленными списками атрибутов блоков, подготавливаемыми процессором в системной памяти

Изобретение относится к области вычислительной техники, а именно к области цифровой обработки сигналов. Технический результат - снижение энергопотребления на единицу производительности и повышение производительности процессора. Гетерогенный процессор содержит: универсальный процессор с портом, блок ввода/вывода с портом, контроллер оперативной памяти с портом, блок ускоренного выполнения алгоритмов цифровой обработки сигналов с портом, состоящий из контроллера прямого доступа к памяти, блока памяти программ и блока управления вычислительными секциями, каждая из которых состоит из блока регистрового файла с портами, соединенного с портом блока управления вычислительными секциями, блока локального ОЗУ и блока арифметико-логического устройства, состоящего из блоков входных регистров, блоков выходных регистров, блоков умножителей и блоков сумматоров, установленных в количестве, достаточном для выполнения операции B±C×D каждый такт, где B, C и D - комплексные числа, действительные и мнимые, части которых являются 32-разрядными числами с плавающей запятой, а процессор снабжен блоком буферной памяти с портами. 3 ил.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении эффективности загрузки и производительности интегральной схемы типа SoC. Устройство для загрузки интегральной схемы типа SoC содержит модуль интерфейса памяти, снабженный интерфейсом шины памяти и сконфигурированный для соединения с внешней памятью; согласующий модуль шины с прямым доступом к памяти (DMA), снабженный интерфейсом шины DMA и сконфигурированный для передачи данных во внешнюю память в место для хранения, которое соответствует назначенному адресу; модуль выполнения загрузки, сконфигурированный для отправки команд считывания и записи данных во внешнюю память через модуль интерфейса памяти и для преобразования данных, передаваемых внешней памятью, в данные, согласованные с согласующим модулем шины DMA; и модуль настройки параметров, сконфигурированный для настройки управляющих команд для отправки команд считывания и записи данных во внешнюю память; при этом модуль настройки параметров содержит модуль настройки шинного интерфейса и модуль настройки DMA. 2 н. и 4 з.п. ф-лы, 2 ил.
Наверх