Устройство для формирования импульсных последовательностей

 

Изобретение может быть использовано в устройствах автоматики, вычислительной техники и в контрольно-измерительных системах. Целью изобретения является повышение надежности и расширение функциональных возможностей. Для достижения цели в устройство для формирования импульсных последовательностей введены элементы ИЛИ 1-6, элемент И 21, блок 23 памяти, элемент И-ИЛИ 25, дешифраторы 16, 17, счетчик 12 импульсов, счетчики-делители 14, 15, одновибратор 19. Устройство также содержит триггеры 7-11, блок 22 памяти, регистр 24, генератор 18, элемент И 20. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 К 3/64

ГОСУДАРСТВЕННЫИ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Eod cno//a "

26

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4601925/24-21 (22) 02.11.88 (46) 30.09.90. Бюл. ¹ 36 (72) В,И.Южилевский (53) 621.373(088.8) (56) Авторское свидетельство СССР № 1181122, кл. Н 03 К 3/64, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕИ (57)Изобретение может быть использовано в устройствах автоматики, вычислительной

„„Яц;„, 1596438 Al техники и в контрольно-измерительных системах. Целью изобретения является повышение надежности и расширение функциональных возможностей, Для достижения цели в устройство для формирования импульсных последовательностей введены элементы ИЛИ 1 — 6, элемент И 21, блок 23 памяти, элемент И-ИЛИ 25, дешифраторы 16, 17, счетчик 12 импульсов, счетчики-делители

14, 15, одновибратор 19. Устройство также содержит триггеры 7-11, блок 22 памяти, регистр 24, генератор 18, элемент И 20. 1 ил, 1596438

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики, вычислительной техники и контрольно-измерительных системах, Цель изобретения — повышение надежности и расширение функциональных воэможностей.

На чертеже приведена функциональная схема уСтройства для формирования импульсных последовательностей.

Устройство содержит элементы ИЛИ 1—

6, триггеры 7 — 11, счетчики 12 и 13 импульсов, счетчики-делители 14 и 15; дешифраторы 16 и 17, генератор 18, одновибратор 19, элементы И 20 и. 21, блоки памяти 22 и 23, регистр 24, элемент И-ИЛИ

25, шины КОД СЛОВА 26, шину УСТАНОВКА 27, первую шину 28 ПУСК, вторую шину

29 ПУСК, шину 30 ВЫХОД, причем выход генератора 18 соединен с первым входом первого элемента И 20, первая и вторая группы выходов счетчика 13 соединены с первой и второй группами адресных входов первого блока 22 памяти, первый вход первой группы И элемента И-ИЛИ 25 соединен с выходом регистра 24, информационные входы которого соединены с шинами 26 КОД

СЛОВА, вход управления — с выходом RSтриггера 9, с первым входом элемента И 21 и со вторым входом первой группы И элемента И-ИЛИ 25, а вход сдвига — с выходом элемента ИЛИ 6, первый вход которого соединен с выходом элемента И 21, а второй вход — с первым выходом дешифратора 17, второй выход которого соединен с S-входом RS-триггера 9, R-вход которого соединен с выходом элемента ИЛИ 4, первый вход которого соединен с шиной 27 УСТАНОВКА и с вторыми входами элементов

ИЛИ 1 и 5, а второй вход — с R-входом

RS-триггера 11 и с третьим выходом дешифратора 17, четвертый выход которого соединен с первым входом элемента ИЛИ 5, выход которого соединен с S-входом RSтриггеров 10 и 11, выход RS-триггера 10 соединен с R-входом счетчика 13, первая группа выходов которого соединена с первой группой входов дешифратора 17, вторая группа выходов — со второй группой входов дешифратора 17 и с первой группой адресных входов блока 23 памяти, вторая группа адресных входов которого соединена с выходами счетчика 12 и с входами дешифратора 16, управляющий вход — с выходом

RS-триггера 11, а выход — с входом четвертой группы И элемента И-ИЛИ 25, выход которого соединен с шиной 30, первые входы в.,арой и третьей групп И элемента ИИЛИ 25 соединены соответственно с.

55 счетный входсчетчика-делителя 15, коэффициент деления которого определяет период

Т следования пакетов. информации формируемой импульсной последовательности.

Импульсный сигнал с периодом Т с выхода счетчика-делителя 15 поступает на

40 первым и вторым входами блока 22 памяти, второй вход первой группы И элемента ИИЛИ 25 соединен с выходом RS-триггера 9 и с первым входом элемента И 21 и входом управления регистра 24, второй вход третьей группы И элемента И-ИЛИ 25 соединен с выходом RS-триггера 8 и с вторым входом элемента ИЛИ 3, выход которого соединен со вторым входом элемента И 20, выход которого соединен с тактовым входом счетчика-делителя 14, R-вход которого соединен с R-входами счетчика-делителя 15, RS-триггеров 7 и 8, счетчика 12 и с выходом элемента ИЛИ 1, а выход — со вторым входом элемента И 21, с тактовым входом счетчика 13 с тактовым входом счетчика-делителя 15, выход которого соединен с тактовым входом счетчика 12 и с управляющим входом дешифратора 16, первый, второй, третий выходы которого соеди= нены с входами элемента ИЛИ 2, выход которого через одновибратор 19 соединен с

R-входом RS-триггера 10, четвертый выход дешифратора 16 соединен с первым входом элемента ИЛИ 1, первая шина 28 ПУСКА соединена с S-qxogo RS-триггера 7, вторая шина 29 ПУСКА соединена с S-входом RSтриггера 8.

В исходном состоянии на шины 28 и 29 поданы нулевые потенциалы, на шину 27 — единичный потенциал, на шинах 26 установлен код слова, Триггера 7-9 счетчики 12-15 находятся в нулевом состоянии, триггеры 10 и 11 — в единичном состоянии.

Устройство работает следующим образом.

После установки нулевого потенциала на шине 27 УСТАНОВКА разрешается работа счетчиков 12, 14, 15, триггеров 7 — 11.

Для формирования импульсной последовательности первого вида на шину 28 подается импульс, который устанавливает на выходе RS-триггера 7 единичный потенциал, который, проходя через элемент ИЛИ 3, разрешает прохождение тактовой частоты генератора 18 через элемент И 20 на счетный вход счетчика-делителя 14, коэффициентом деления которого определяется период между разрядами информации формируемой импульсной последовательности.

Импульсный сигнал с периодом t c выхода счетчика-делителя 14 поступает на

1596438 вход счетчика 12 и стробирующий вход дешифратора 16. Этими элементами определяется число пакетов информации в формируемой импульсной последовательности.

: В данном устройстве рассматривается последовательность, в которой число пакетов равно 3. Соответственно синхросигналы пакетов с первого, второго и третьего выходов дешифратора 16 обьединяются на элементе ИЛИ 2. . Сип алом с четчертого выхода дешифратора 16, проходящим через элемент ИЛИ

1, счетчик 12, счетчики-делители 14 и 15, триггеры 7 и 8 устанавливаются в нулевое состояние.

По переднему фронту первого синхросигнала одновибратор 19 выдает короткий импульс, которым триггер 10 устанавливается в нулевое состояние и соответственно разрешается работа адресного счетчика 13.

Начинается формирование слов первого пакета.

Первым импульсом сигнала счетчикаделителя 14 на первой (старшей) и второй (младшей) группе выходов адресного счетчика 13 устанавливается код 0001 (нэ первой группе выходов код 00, на второй — код

01), равный коду адреса первой строки блока 22 памяти, на первом и втором выходах которого появятся потенциалы, соответствующие значениям первого разряда первого слова пакетов информации формируемой импульсной последовательности.

На шину 29 через элемент И-ИЛИ,25 пройдет потенциал с первого выхода блока памяти 22, так как на первом управляющем входе элемента И-ИЛИ 25 присутствует единичный потенциал с выхода триггера 7, т.е. формируется импульсная последовательность первого вида.

Соответственно вторым импульсом сигнала счетчика-делителя 14 на выходах счетчика 13 устанавливается код 0010 (на первой группе выходов код 00, на второй группе выходов код 10), и на шину 29 проходит потенциал с первого выхода блока памяти 22, соответствующий второму разряду первого слова первого пакета информации формируемой импульсной последовательности.

Соответственно, i-ым импульсом счетчика-делителя 14 на выходах счетчика 13 устанавливается код i-й строки блока памяти 22, и в соответствии с описанным на шине 29 формируется 1-й разряд первого . слова первого пакета.

Так как пакет информации можетсодержать m 1-разрядных слов, то перебор адресов блока памяти 22 счетчиком 13

55 продолжается до m i адреса. По (m i+ 1) состоянию счетчика 13 дешифратор 17 по четвертому выходу формирует импульс (конец пакета), которым триггер 10 устанавливается в нулевое состояние, которым счетчик 13 также устанавливается в нулевое состояние. В процессе перебора адресов счетчиком 13 на выходах блока памяти 22 формируются потенциалы, соответствующие записанным кодам, Также в процессе перебора адресов счетчиком 13 нэ адрес i-x дешифратором 17 по первому выходу формируется импульс, который, проходя через элемент ИЛИ 8 на вход с регистратора 24, записывается в него параллельный код шин

26 и соответствующий коду второго слова пакетов. На вход регистра 24 в этот момент поступает нулевой потенциал, соответствующий режиму параллельной записи регистра 24.

Второе слово пакета формируется следующим образом. По адресу1+1 счетчика 13 на втором выходе дешифратора 17 формируется импульс, который устанавливает триггер 9 в единичное состояние, которым регистр 24 переводится в режим последовательного сдвига, а на вход С через элемент

И 21 и элемент ИЛИ 6 разрешается прохождение импульсов сдвига. Последовательный

i-разрядный код с выхода регистра 24 проходит через элемент И-ИЛИ 25 на шину 30 на месте второго слова пакета.

По адресу 2 i+1 на третьем выходе дешифраторэ 17 формируется импульс, который устанавливает триггер 9 в нулевое состояние, которым запрещается прохождение сдвигающих импульсов на реги тр 24 через элементы И 21 и ИЛИ 6, Также импульсом с третьего выхода дешифратора 17 триггер 11 устанавливается в нулевое состояние, которым разрешается работа блока памяти 23, т.е. начинается формирование третьего слова первого пакеТ3. Соответственно на выходе блока памяти

23 последовательно формируются потенциалы а соответствии с записанными в блок памяти 23 кодом третьего слова для первого пакета. Этот потенциальный код проходит через элемент И-ИЛИ 25 нэ шину 30 на месте третьего слова. Импульсом с четвеотого выхода дешифрэтора 17, проходящим через элемент ИЛИ 5, триггер 11 устанавливается в единичное состояние, которым запрещается работа блока памяти 23.

Формирование слов первого пакета закончилось.

Формирование слов второго пакета начинается со второго импульса одновибратора

19 в соответствии с описанным. Место треть8

1596438

5 !

30

50 его слова заполняется кодом, записанным в блок памяти 23 по месту второго пакета.

Соответственно формирование слов третьего пакета начинается с третьего импульса одновибратора 19. Место третьего слова заполняется кодом. записанным в блок памяти 23 по месту третьего пакета.

Формирование импульсной последовательности другого вида начинается подачей импульса на шину 29 в соответствии с описанным. Место первого слова всех пакетов заполняется кодом, записанным в блок памяти 29 для второго выхода.

Таким образом, данное устройство мо-. жет формировать импульсные последовательностг d видов, содержашие К пакетов информации. Каждый пакет инормации может содржать fll i разрядных слов, Виды импульсных последовательностей отличаются кодом слов.

Период между пакетами последовательности равен Т, длительность разряда слова равна zр. Формируемая импульсная последовательность поступает на выходную шину устройства в виде последовательного кода.

Формула изобретения

Устройство для формирования импульсных последовательностей, содержащее генератор импульсов, выход которого соединен с первым входом первого элемента И, первый счетчик импульсов, первая и вторая группы выходов которого соединены с первой и торой группами адресных входов первого блока памяти, регистр, пять триггеров, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения фугкциональных возможностей, в него введены шесть элементов ИЛИ, второй счетчик импульсов, первый и второй счетчики-делители, первый и второй дешифраторы, одновибратор, второй элемент И, второй блок памяти и элемент И-ИЛИ, первый вход первой группы элементов И которого соеди.нен с выходом регистра, информационные входы которого соединены с шиной "Код слова", вход управления соединен с выходом первого триггера, с первым входом второго элемента И и с вторым входом первой группы элементов И элемента И-ИЛИ, а вход сдвига регистра соединен с выходом первого элемента ИЛИ, первый вход которого соединен с выходом второго элемента

И, а второй вход соединен с первым выходом первого дешифратора, второй выход которого соединен с S-входом первого триггера, R-вход которого соединен с выходом второго элемента ИЛИ, первый вход которого соединен с шиной "Установка" и с вторыми входами третьего и четвертого элементов ИЛИ, второй вход второго элемента

ИЛИ соединен с R-входом пятого триггера и с третьим выходом первого дешифратора, установочный выход которого соединен с первым входом четвертого элемента ИЛИ, выход которого соединен с S-входом пятого триггера и с S-входом третьего триггера, выход которого соединен с R-входом первого счетчика импульсов, первая группа выходов которого соединена с первой группой входов первого дешифратора, а вторая группы выходов соединена с второй группой входов первого дешифратора и с первой группой адресных входов второго блока памяти, вторая группа адресных входов которого соединена с выходами второго счетчика импульсов и с входами второго дешифратора, управляющий вход второго блока памяти соединен с выходом пятого триггера, а выход второго блока памяти соединен с входом четвертой группы элементов И элемента И-ИЛИ, выход которого соединен с шиной "Выход", первые входы второй и третьей группы элементов И элемента И-ИЛИ соединены соответственно с первым и вторым выходами первого блока памяти, второй вход второй группы элементов И элемента И-ИЛИ соединен с выходом четвертого триггера и с первым входом шестого элемента ИЛИ, второй вход третьей группы элементов И элемента И-ИЛИ соединен с выходом второго триггера и с вторым входом шестого элемента ИЛИ, выход которого соединен с вторым входом первого элемента И, выход которого соединен с тактовым входом первого счетчика-делителя, R-вход которого соединен с R-входом второго счетчика-делителя, четвертого и второго триггеров, второго счетчика импульсов и с выходом третьего элемента ИЛИ, а выход первого счетчика-делителя соединен с вторым входом второго элемента И, с тактовым входом первого счетчика импульсов, с тактовым входом второго счетчика-делителя, выход которого соединен с тактовым входом второго счетчика импульсов и с управляющим входом второго дешифратора, первый, второй и третий выходы которого соединены с входами пятого элемента ИЛИ, выход которого через одновибратор соединен с R-входом третьего триггера, четвертый выход второго дешифратора соединен с

55. первым входом третьего элемента ИЛИ, первая и вторая шины "ПУСК" соединены соответственно с S-входами четвертого и второго триггеров,