Многоканальный коммутатор аналоговых сигналов

 

Изобретение относится к автоматике и измерительной технике и может быть использовано в составе устройств ввода аналоговой информации в ЭВМ. Целью изобретения является повышение надежности коммутатора. Цель достигаемое за счет организации контроля неисправностей входных ключей. Коммутатор содержит входные ключи 1, дешифратор 2 каналов, входные резисторы 3, блок 4 тестирования и восстановления, первый 5 и второй 6 дополнительные ключи, ЦАП 7, резистор 8 второго дополнительного ключа и АЦП 9. Коммутатор работает в двух режимах: тестирования и восстановления, алгоритмы которых задаются блоком 4. Отказы входных ключей типа "залипание" и "некоммутация" контролируются путем подачи различных уровней напряжения с выхода ЦАП 7 через ключ 5 на аналоговый выход коммутатора и анализа с помощью АЦП 9 блоком 4 кодов получающихся при этом выходных напряжений. При отказах типа "залипание" части входных ключей 1 истинное значение напряжений, находящихся на исправных входных ключах 1, восстанавливается путем компенсации напряжения, приходящего с отказавшего канала, напряжением с выхода ЦАП 7. Алгоритм работы коммутатора, включающий тестирование и при необходимости восстановление, выполняется автоматически перед коммутацией требуемого входного ключа 1. По результатам тестирования и восстановления коммутатором выдаются сигналы готовности или неисправности. 1 з.п.ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц5 Н 03 К 17/18

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СС Р

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4600195/24-21 (22) 31.10.88 (46) 07.10.90. Бюл. М 37 (71) Московский инженерно-физический институт (72) А.Н. Косилов, М.А. Никонов и К.Ф. Поденков (53) 62.1,382(088.8) (56) Авторское свидетельство СССР

М 928642, кл. Н 03 К 17/18, 1982.

Авторское свидетельство СССР

М 475736, кл. Н 03 К 17/18, 1974. (54) МНОГОКАНАЛЬНЫЙ КОММУТАТОР

АНАЛОГОВЫХ СИГНАЛОВ (57) Изобретение относится к автоматике и измерительной технике и может быть ис3. ЫЛ,, 1598149 А1 пользовано в составе устройств ввода аналоговой информации в ЭВМ. Целью изобретения является повышение надежности коммутатора. Цель достигается за счет организации контроля неисправностей входных ключей. Коммутатор содержит входные ключи 1, дешифратор 2 каналов, входные резисторы 3, блок 4 тестирования и восстановления, первый 5 и второй 6 дополнительные ключи, ЦАП 7, резистор 8 второго дополнительного ключа и АЦП 9, Коммутатор работает в двух режимах: тестирования и восстановления, алгоритмы которых задаются блоком 4. Отказы входных ключей типа

"залипание" и "некоммутация" контролируются путем подачи различных уровней на1598149

45 пряжения с выхода ЦАП 7 через ключ 5 на аналоговый выход коммутатора и анализа с помощью АЦП 9 блоком 4 кодов получающихся при этом выходных напряжений. При отказах типа "залипание" части входных ключей 1 истинное значение напряжений, находящихся на исправных входных ключах

1, восстанавливается путем компенсации напряжения, приходящего с отказавшего

Изобретение относится к автоматике и измерительной технике и может быть использовано в составе устройств ввода аналоговой информации в ЭВМ.

Целью изобретения является повышение надежности коммутатора эа счет организации контроля неисправностей входных ключей.

На фиг. 1 представлена структурная схема многоканального коммутатора; на фиг.2 — схема блока тестирования и восста.новления.

Устройство (фиг. 1) содержит входные ключи 1, дешифратор 2 каналов, входные резисторы 3, блок 4 тестирования и восстановления, первый 5 и второй 6дополнительные ключи, цифроаналоговый преобразователь 7, резистор 8 второго дополнительного ключа и аналого-цифровой преобразователь 9.

Блок тестирования и восстановления (фиг. 2) содержит блок 10 памяти, двоичный счетчик 11„тактовый генератор 12, первый

13, второй 14, третий 15 и четвертый 16 триггеры, первый 17, второй 18, третий 19, четвертый 20, пятый 21 и шестой 22 регистры, первый 23, второй 24, третий 25, четвертый 26, пятый 27, шестой 28, седьмой 29 и восьмой 30 элементы задержки, первый 31, второй 32 и третий 33 элементы И, первый

34 и второй 35 элементы ИЛИ, арифметикологическое устройство 36 (АЛУ), блок 37 сравнения и формирователь 38 импульсов;

Аналоговые входы входных ключей 1 соединены с первыми выводами входных резисторов 3, вторые выводы которых являются входами устройства. Управляющие входы входных ключей 1 подключены к соответствующим выходам дешифратора 2 каналов, а выходы входных ключей 1 соединены с аналоговым входом первого дополнительного ключа 5, выходы с первого по четвертый блока 4 тестирования и восстановления соединены соответственно с входом разрешения работы дешифратора 2 каналов, управляющим входом первого 5 дополниканала, напряжением с выхода ЦАП 7. Алгоритм работы коммутатора, включающий тестирование и при необходимости восстановление, выполняется автоматически перед коммутацией требуемого входного ключа 1. По результатам тестирования и восстановления коммутатором выдаются сигналы готовности или неисправности. 1 з.п, ф-лы, 2 ил. тельного ключа, управляющим входом второго 6 дополнительного ключа и входом пуска преобразования аналого-цифрового преобразователя 9, пятый и шестой выходы

5 блока 4 тестирования и восстановления являются соответственно выходами готовности и неисправности коммутатора, вход пуска блока тестирования и восстановления является входом пуска устройства, первая и

10 вторая группы выходов блока 4 тестирования и восстановления соединены соответственно с адресными входами дешифратора каналов и с информационными входами цифроаналогового преобразователя 7, пер15 вая группа входов блока тестирования и восстановления соединена с кодовым выходом аналого-цифрового преобразователя 9, вторая группа входов блока тестирования и восстановления является адресным входом

20 устройства, выход первого дополнительного ключа 5 является аналоговым выходом устройства и соединен с выходом второго 6 дополнительного ключа и аналоговым входом аналого-цифрового преобразователя 9, 25 выход цифроаналогового преобразователя

7 соединен с первым выводом резистора 8, второй вывод которого соединен с аналоговым входом второго дополнительного ключа

6.

30 Группы выходов с первой по третью блока 10 памяти (соответственно номера шин 1. 19 и 22 на фиг. 2) соединены соответственно с входами данных шестого регистра

22, входами данных параллельной загрузки двоичного счетчика 11 и входами данных второго регистра 18, выходы с первого по двадцать пятый блока 10 памяти соединены соответственно с входом седьмого элемента 29 задержки, входом разрешения чтения шестого регистра 22, входом тактирования пятого регистра 21. входом разрешения чтения пятого регистра 21. тактовым входом четвертого регистра 20, входом разрешения чтения четвертого регистра 20, тактовым входом третьего регистра 19,входом разрешения чтения третьего регистра 19, первым.

1598149

1 управляющим входом блока 37 сравнения, группой входов которого соединены входы вторым управляющим входом блока 37 данных первого регистра 17, тактовый вход сравнения, тактовым входом третьего триг- второго регистра t8 соединен с выходом гера 15, тактовым входом четвертого тригге- второго элемента 24 задержки выходы р, х дом восьмого элемента 30 5 рого регистра 18 соединены с второй групзадержки, входом шестого элемента 28 эа- пой выходов блока 4 тестирования и держки, входом пятого элемента 27 задерж- восстановления, входы данных третьего еки, входом четвертого элемента 26 гистра 19 соединены с входами данных четзадержки, входом третьего элемента 25 за- вертого 20 и пятого 21 регистров и с первой держки, первым входом первого элемента 10 группой входов блока 4 тестирования и восИЛИ 34, пе вым вых рвым выходом блока 4 (фиг. 1) становления, выходы третьего регистра 19 тестирования и восстановления, входом соединены с выходами четвертого регистра второго элемента задержки 24, третьим вы- 20 и с первой группой входов данных блока ходом блока 4 тестирования и восстановле- 37 сравнения, выходы пятого регистра 21 ния, четвертым выходом блока 4 15 соединены с выходами шестого регистра 22 тестирования и восстановления, вторым вы- и с группой информационных входов арифходом блока 4 тестирования и восстановле- метико-логического устройства 36, тактовый ния, первым и вторым управляющими вход шестого 22 регистра соединен с выховходами арифметико-логического устройст- дом седьмого 29 элемента задержки, выход ва 36, входы адреса блока 10 памяти соеди- 20 третьего 25 элемента задержки соединен с нены с выходами двоичного счетчика 11, первым входом второго элемента ИЛИ 35. тактовый вход которого соединен с выходом выход четвертого 26 элемента задержки сотактового генератора 12, инверсный вход единен с вторым входом первого элемента сброса двоичного счетчика 11 соединен с И 31, выход которого соединен с вторым выходомпервоготриггера13,тактовымвхо- 25 входом второго элемента ИЛИ 35, выход дом первого регистра 17, инверсным вхо- пятого элемента 27 задержки соединен с дом установки в единицу второго триггера первым входом второго элемента И 32, вывхо

14 и с входом формирователя 38 импульсов, ход которого соединен с третьим вхо о од разрешения параллельной загрузки второго элемента ИЛИ 35, выход шестого двоичного счетчика 11 соединен с выходом 30 элемента 28 задержки соединен с вторым второго элемента ИЛИ 35, вход данных пер- входом третьего элемента И 33, выход котового-т игге а 13 по кл

- р р подключен к линии единич- рого соединен с четвертым входом вторжо ного потенциала, тактовый вход первого элемента ИЛИ 35, второй вход второго элетриггера 13 соединен с инверсным выходом мента И 32 соединен с вторым выходом блопервогоэлемента23задержки, входкоторо- 35 ка 37 сравнения, вторая группа входов го соединен с вторым входом первого эле- данных которой соединена с выходами мента ИЛ И 34 и

34 и с входом блока 4 арифметико-логического устройства 36. тестирования и восстановления, вход сбро- Коммутатор работает следующим обраса первого триггера 13 соединен с выходом зом. первого элемента ИЛИ 34, инверсный вы- 40 Цикл работы начинается после прихода ход второго триггера 14 соединен с первым пускового импульса на вход пуска коммутавходом первого элемента И 31, вход данных тора. По этому импульсу в блоке 4 тестировавтороготриггера 14соединен с первым вы- ния и восстановления запоминается хо ом блока 37 д к сравнения и с первым вхо- выставленный на адресных входах коммутадом третьего элемента И. 33, тактовый вход 45 тора код адреса входного ключа 1, который второго триггера 14 соединен с выходом требуется замкнуть (в дальнейшем описавосьмого элемента 30 задержки, выход нии будем его называтьтребуемым ключом). третьего триггера 15 соединен с пятым вы- Алгоритм работы коммутатора состоит из ходом блока 4 тестирования и восстановле- двух частей: режима тестирования и режима ния, вход сброса третьего триггера 15 50 восстановления (если он требуется) и задасоединен с вхс.,".,ом сброса четвертого триг- ется блоком 4 тестирования и восстановлегера 16 и с выходом формирователя 38 им- ния. Сразу после пуска коммутатор пульсов, входы данных третьего 15 и начинает работать в режиме тестирования. четвертого 16 триггеров подключены к ли- В этом режиме полностью проверяется рании единичного потенциала, с шестым вы- 55 ботоспособность требуемого входного клюходом блока тестирования и ча и проверяются на наличие залипаний все восстановления соединен выход четвертого остальные входные ключи коммутатора, Естриггера 16, выходы первого регистра 17 ли требуемый входной ключ полностью расоединены с первой группой выходов блока ботоспособен, а в остальных входных тестирования и восстановления, с второй ключах отсутствуют залипания, требуемый

1598149

20

45

50 входной ключ замыкается и на соответствующем выходе коммутатора формируется сигнал готовности, который показывает, что требуемая входная цепь замкнута и информация на аналоговом выходе коммутатора 5 достоверна. Цикл работы коммутатора на этом прекращается. Если в требуемом входном ключе обнаружена неисправность (некоммутация или залипание), цикл работы коммутатора прекращается и на его соответствующем выходе формируется сигнал неисправности, означающий, что коммутатор на данной входной цепи неработоспособен. Если тест требуемого ключа закончился успешно, а тест на залипание остальных ключей показал, что среди них есть хотя бы один залипший, коммутатор начинает работу в режиме восстановления. В этом режиме выполняется восстановление на аналоговом выходе коммутатора истинного значения сигнала, находящегося на входе требуемого ключа, несмотря на наличие залипших входных ключей. При успешном завершении восстановления выдается сигнал готовности на выходе коммутатора. Если восстановление не удалось (например, изза неисправности в блоке 4), на выходе коммутатора выдается сигнал неисправности. В дальнейшем при описании работы коммутатора предполагается, что активными уровнями сигналов в его схеме являются уровни логической единицы, а активными фронтами сигналов — переходы из нуля в единицу.

Аналоговые коммутируемые сигналы подаются на аналоговые входы коммутатора (фиг. 1), сигналы с выходов дешифратора 2 управляют замыканием и размыканием входных ключей 1, дешифратор 2 управляется по адресным входам и входу разрешения работы. Наличие на последнем пассивного уровня запрещает работу дешифратора 2, т.е. при этом все входные ключи 1 разомкнуты. Код на адресных входах дешифратора при активном сигнале на входе разрешения его работы определяет один замкнутый входной ключ 1, остальные входные ключи при этом разомкнуты. Код адреса и сигнал разрешения работы дешифратора поступа. ют на его входы с соответствующих выходов блока 4. Сигналы с выходов блока 4 также управляют дополнительными ключами 5 и 6, задают код на входах ЦАП 7 и запускают цикл преобразования АЦП 9; При этом дополнительные ключи 5 и 6 замкнуты при активном уровне сигнала на их управляю- 5 щих входах и разомкнуты при пассивном.

Цикл преобразования АЦП 9 инициируется активным фронтом сигнала на входе пуска

АЦП 9. Выходное напряжение ЦАП 7 через резистор 8 и ключ 6 может быть подано на аналоговый выход коммутатора в любой требуемый момент независимо от состояния входных ключей 1. При этом ключи 5 и 6 управляются независимо друг от друга. АЦП

9 позволяет получать для анализа в блоке 4 отцифрованные значения напряжений на аналоговом выходе коммутатора, Сигналы готовности и неисправности с выходов блока 4 подаются активными уровнями, Блок 4 тестирования и восстановления (фиг. 2) начинает цикл работы коммутатора по приходу единичного импульса пуска на одноименный вход коммутатора, В блоке 4 этот импульс поступает на вход элемента 23 задержки. Передний фронт импульса пуска через элемент ИЛИ 34 сбрасывает в нуль триггер 13, выход которого при этом сбрасывает в нуль двоичный счетчик 11 и устанавливает в единицу триггер 14. Задний фронт импульса пуска с инверсного выхода элемента 23 задержки тактирует триггер 13, вызывая запись в него логической единицы, Элемент 23 задержки служит для того, чтобы тактовый фронт на тактовый вход триггера 13 приходил после того, как будет убран сигнал сброса с входа сброса триггера 13.

Положительный фронт с выхода триггера 13 тактирует регистр 17, вызывая запись в него кода адреса требуемого ключа, который с выхода регистра 17 подается на адресные входы дешифрэтора 2, Кроме того, положительный фронт с выхода триггера 13 вызывает формирование на выходе формирователя 38 положительного импульса, который сбрасывает в ноль триггеры 15 и 16, т.е. снимает с выходов коммутатора сигналы готовности и неисправности, так как к этим выходам коммутатора подключены выходы триггеров 15 и 16 соответственно, а также разрешает работу двоичному счетчику 11, который считает импульсы тактового генератора 12 и адресует блок 10 памяти, кодируя содержимое которого соответствующим образом, можно на каждом такте генератора 12 выдавать сигналы по выходам блока 4 и тактировать регистры блока 4, выполняющие прием данных с АЦП

9. Предположим, что требуется подать некоторый код на входы ЦАП 7 в определяемый алгоритмом работы коммутатора момент.

Для этого требуемый код программируется в разрядах блока 10, выходы которых соединены с входами данных регистра 18 и по этому же адресу в разряд блока 10, соединенный с входом элемента 24 задержки, заносится логическая единица. Когда на выходах счетчика 11 выставляется код рассматриваемого адреса, через элемент 24 задержки, обеспечивающий надежное уетановление данных на входах данных ре1598149

10 гистра 18, этот регистр тактируется и требуемый код с его выходов поступает на входы

ЦАП 7, Каждому шагу алгоритма работы коммутатора однозначно соответствует ячейка блока 10, адрес которой определяется выходным кодом счетчика 11. Скорость выполнения алгоритма работы коммутатора задается тактовым генератором 12. Если на некотором шаге алгоритма работы коммутатора с определенного выхода блока 10 требуется выдать активный сигнал, то в соответствующий разряд ячейки блока 10 с адресом, соответствующим требуемому шагу алгоритма работы коммутатора, должна быть записана логическая единица. Рассмотрим назначение выходов блока 10, при этом нумерация выходов соответствует их нумерации на шине, представленной на фиг. 2, "1" — первая группа выходов, соединенная с входами данных регистра 22. "2"— выход, соединенный через элемент 29 задержки с тактовым входом регистра. 22; "3™вЂ” выход, соединенный с входом разрешения чтения регистра 22 (вход разрешения чтения регистров при пассивном сигнале на нем переводит выходы регистров в третье состояние. В остальном работа регистра 22 полностью идентична работе регистра 18);

"4" — выход, соединенный с тактовым входом регистра 21; "5" — выход, соединенный с входом разрешения чтения регистра 21;

"6" — выход, соединенный с тактовым входом регистра 20; "7" — выход, соединенный с входом разрешения чтения регистра 20;

"8" — выход, соединенный с тактовым входом регистра 19; "9" — выход, соединенный с входом разрешения чтения регистра 19;

"10" —. выход, соединенный с управляющим входом разрешения проверки равенства

A=B двух кодов на входах данных А и В блока 37 сравнения; "11" — выход, соединенный с управляющим входом А (В блока 37 сравнения, разрешения проверки того, что код, поступающий на вход данных А блока

37 с выходов регистров 19 или 20, меньше кода, поступающего на входданных В блока

37 с выхода АЛУ 36; "12" — выход, соединенный с тактовым входом триггера 15; "13"— выход, соединенный с тактовым входом триггера 16; "14" — выход, соединенный через элемент 30 задержки с тактовым входом триггера 14; "20" — выход, появление логической единицы на котором приводит к тем же действиям, что и появление положительного франта пускового импульса на входе пуска коммутатора; "21" — выход. соединенный с входом разрешения работы дешифра-. тора 2; "22" — третья группа выходов, соединенная с входами данных регистра 18; ляется на второй группе выходов "19" блока 10. Блок 37 сравнения выполняет проверку

50 соотношения кодов на входах А и В при логической единице на соответствующем управляющем входе А=В и А(В. При логической единице на управляющем входе А=В и равенстве кодов на входах А и В, на выхо55,де А-В блока 37 сравнения устанавливается логическая единица. Во всех остальных случаях на выходе А= — уровень логического нуля. При логической единице на управляющем входе А(В блока 37 сравнения и вы5

"23" — выход, соединенный через элемент 24 задержки с тактовым входом регистра 18: "24" — выход, соединенный с входом управления дополнительного ключа 6; "26"— выход. соединенный с входом пуска преобразования АЦП 9. Выходы "15", "16", "17", "18" блока 10 предназначены для ветвления алгоритма цикла работы коммутатора: выход "18" — для безусловного ветвления, выходы "15", "16" — для ветвления по результатам текущей проверки состояния выходов блока 37 сравнения, а выход "17" — для ветвления по результату проверки запомненного состояния выхода

A=B блока 37 сравнения, При появлении логической единицы на выходе "18" блока

10 на выходе элемента ИЛ И 35 формируется активный сигнал, который поступает на вход разрешения параллельной загрузки счетчика 11 и вызывает тактируемую генератором 12 запись в счетчик 11 адреса перехода, выставленного на второй группе выходов "19" блоха 10. Элемент 25 задержки задерживает формирование активного сигнала на выходе элемента ИЛИ 35 на время гарантированного установления адреса перехода нэ входах данных счетчика 11. Наличие элемента задержки позволяет кодировать адрес перехода и логическую единицу на выходе "18" блока 10 в одном слове памяти. Назначение всех элементов задержки блока тестирования и восстановления, кроме элемента 23, заключается именно в этом, Логическая единица нэ выходе "15" блока 10 проверяет состояние выхода A--В блока 37 сравнения. Если на этом выходе присутствует логическая единица, происходит ветвление. Логическая единица на выходе "16" блока 10 проверяет состояние выхода А<В блока 37 сравнения. Если на этом выходе присутствует логическая единица, происходит ветвление. Логическая единица на выходе "17" блока 10 проверяет состояние инверсного выхода триггера 14, Если этот выход находится в состояние логической единицы, происходит ветвление. Адрес перехода всегда выстав1598149 полнении данного неравенства для реальных кодов на входах А и В на выходе А<В блока 37 сравнения устанавливается логическая единица. Во всех остальных случаях на выходе А< — уровень логического нуля.

Выдавая в требуемые моменты активные сигналы с выхода "14" блока 10, можно записывать в триггер 14 текущие значения выхода А=В блока 37, т.е, запоминать результат сравнения. При этом элемент 30 задержки должен обеспечивать задержку, .большую суммы задержек на элементе 29 и цепочке: регистр 22, АЛУ 36, блок 37 сравнения. В этом случае в одном слове памяти блока 10 можно кодировать выдачу кода на сравнение по первой группе 1 выходов блока 10, запись этого кода в регистр 22, выполнение сравнения на блоке 37 и запись результата сравнения в триггер 14, что позволяет экономить объем памяти. На входы данных регистров 20 — 22 подается выходной код АЦП 9. Содержимое регистров 19 и 20 с помощью блока 37 сравнения может сравниваться с содержимым регистров 21 и 22, Каждая пара регистров сравнивается, определяется активным уровнем сигнала на входах разрешения чтения регистров. B регистр 22 заносятся эталонные коды для сравнения с кодом, поступающим с выхода

АЦП 9, Поскольку возможна погрешность

АЦП 9, равная единице младшего разряда, выходы регистров 21 и 22 подаются на входы данных АЛУ 36, которое управляется сигналами с выходов "27" и "28" блока 10 и в зависимости от значений этих сигналов реализует функции: выход 20-0. выход 28аО— код передается со входа АЛУ 36 на его выход без изменений; выход 27аб, выход 28Ф вЂ” код на выходе АЛУ равен коду на его входе минус единица; выход 27 1, выход 28 1 — код на выходе АЛУ равен коду на его входе плюс единица. При проверке равенства кодов на входах А и В считается, что равенство имеет место, если выполняется одно из соотношений: А=В-1, А=В, A=B+1. В противном случае считается, что коды не равны. Все элементы блока тестирования и восстановления тактируются активными фронтами сигналов и сбрасываются по входам сброса в нуль единичными уровнями сигналов сброса. Исключение составляют счетчик 11 и триггер 14. Первый сбрасывается в нуль, а второй устанавливается в единицу при нулевых уровнях сигналов на соответствующих входах. Все регистры блока 4 — информационные, выполняющие функцию записи и хранения данных.

Алгоритм цикла работы устройства следующий, Предполагается, что напряжение

55 аналоговом выходе коммутатора. Если А

ЪОмакс/2, перейти к и. 5. Если А Омакс/2, перейти к и. 7.

5. Подать сигнал на замыкание дополнительного ключа 6. Подать на входы АЦП 7

50 на аналоговых входах многоканального коммутатора может изменяться в диапазоне

0-0макс.

1. Ожидание прихода пускового импульса. По приходу импульса на вход пуска коммутатора ввести в блок 1 тестирования и восстановления код адреса требуемого ключа, запомнить его и сбросить выходные сигналы готовности и неисправности. Перейти к и. 2, 2, Подать сигнал на размыкание всех входных ключей 1. Подать сигнал на замыканиедополнительных ключей 5 и 6, Установить на выходе ЦАП 7 нулевое напряжение, Подать сигнал пуска АЦП 9. После окончания преобразования ввести выходной код

АЦП 9 в блок 4 и сравнить этот код с нулем.

Если нуль, перейти к и. 3. Если не нуль, запомнить, что имеется отказ типа "залипание" и перейти к и. 4. Отсутствие нулевого напряжения на аналоговом выходе коммутатора в данном случае сзначает, что кроме ключа 6 имеется еще хотя бы один замкнутый ключ 1, на связанной с входом которого входной коммутируемой цепи присутствует не нулевое напряжение, которое делится на резисторах 3 и 8. Если на входе залипшего ключа нулевое напряжение, отказ в данном пункте обнаружить нельзя, 3. Установить на выходе ЦАП 7 напряжение, равное 0макс. Подать сигнал пуска

АЦП 9, После окончания преобразования ввести выходной код АЦП 9 в блок 4 и сравнить этот код с кодом, соответствующим напряжению UMaxc Если коды равны, перейти к и, 4. Если коды не равны, запомнить, что имеется отказ типа "залипание" и перейти к и. 4. Отсутствие напряжения Uìaêñ на аналоговом выходе коммутатора в данном случае означает, что кроме ключа 6 имеется еще хотя бы один замкнутый ключ 1, на связанной с входом которого входной коммутируемой цепи присутствует напряжением<

С0мжс Напряжение 0»«делится на резисторах 3 и 8, в результате чего результирующее напряжение на аналоговом выходе коммутатора меньше UMaxc.

4. Подать сигнал на размыкание дополнительного ключа 6. Подать сигнал на замыкание требуемого ключа, Подать сигнал пуска АЦП 9. После окончания преобразования ввести выходной код АЦП 9 в блок 4 и ьапомнить его. Предположим, что введен код, соответствующий напряжению А на

1598149

5

20

40

55

10, Проверить результаты работы в и. 2 и и. 3 алгоритма. Если залипания нет, выкод, соответствующий нулевому выходному напряжению ЦАП 7. Подать сигнал пуска

АЦП 9. После окончания преобразования ввести выходной код АЦП 9 в блок 4. Предположим, что введен код, соответствующий напряжению С на аналоговом выходе коммутатора. Перейти к и. 6.

6. Подать сигнал на размыкание требуемого ключа, Подать сигнал пуска АЦП 9.

После окончания преобразования ввести выходной код АЦП 9 в блок4. Предположим, что введен код, соответствующий напряжению D на аналоговом выходе коммутатора.

Проверить на равенство С и D. Если C=D, делается вывод, что требуемый ключ залип или отсутствует коммутация в ключе 5; выдается выходной сигнал неисправности, прекращается цикл работы коммутатора и выполняется переход к и. 1 алгоритма, Если

С D, перейти к и, 9, 7. Подать сигнал на замыкание дополнительного ключа 6. Подать на входы ЦАП 7 код, соответствующий выходному напряжению ЦАП, равному 0макс. Подать сигнал пуска АЦП 9. После окончания преобразования ввести выходной код АЦП 9 в блок 4.

Предположим, что введен код, соответствующий напряжению С на аналоговом выходе коммутатора. Перейти к и, 8, 8. Подать сигнал на размыкание требуемого ключа. Подать сигнал пуска АЦП 9.

После окончания преобразования ввести выходной код АЦП 9 в блок 4. Предположим, что введен код, соответствующий напряжению D на аналоговом выходе коммутатора.

Проверить на равенство С и О. Если С=О, делается вывод, что требуемый ключ залип или отсутствует коммутация в ключе 5, выдается выходной сигнал неисправности, прекращается цикл работы коммутатора и выполняется переход к и. 1 алгоритма. Если

СФ D, перейти к и. 9.

9. Подать сигнал на замыкание требуемого ключа. Подать сигнал на размыкание ключа 6. Подать сигнал пуска АЦП 9, После 4 окончания преобразования ввести выходной код АЦП 9 в блок 4 и сравнить его с кодом, соответствующим напряжению А, который был получен в и. 4 данного алгоритма. Если коды равны, перейти к и. 10. Если коды не равны, делается вывод о наличии неисправности, причинами которой могут быть: некоммутация требуемого ключа, отсутствие коммутации в ключе 5, залипание ключа 6. Цикл работы коммутатора при этом прекращается и выполняется переход к и. 1 алгоритма. дать выходной сигнал готовности, закончить цикл работы коммутатора и перейти к и. 1 алгоритма. Если залипание есть, начать работу в режиме восстановления перехоpOM K ll, 11.

11. Подать сигнал на размыкание всех входных ключей 1. Подать сигнал на замыкание ключа 6. Подавая на входы ЦАП 7 из блока 4 различные коды и контролируя блоком 4 с помощью АЦП 9 получающиеся при этом значения напряжений на аналоговом выходе коммутатора, добиться установления на нем напряжения, равного А, код которого был получен в и, 4 алгоритма, Запомнить код на входах ЦАП 7, при котором это условие выполняется, Предположим, что этот код соответствует напряжению M на выходе ЦАП 7, Поскольку сопротивление резистора 8 в цепи ключа 6 равно сопротивлению резистора 3 в цепи требуемого ключа, напряжение М равно напряжению на аналоговом входе коммутатора, подключенном к требуемому ключу.

Перейти к и. 12, 12. Подать сигнал на размыкание ключа

5. Подать на входы ЦАП 7 код, соответствующий напряжению М на выходе ЦАП 7. Подать сигнал пуска АЦП 9. После окончания преобразования ввести выходной код АЦП

9 в блок 4 и сравнить его с кодом на входах

ЦАП 7. Если коды равны, выдать выходной сигнал готовности, закончить цикл работы коммутатора и при разомкнутом ключе 5 перейти к ожиданию очередного импульса пуска коммутатора. Если коды не равны, выдать выходной сигнал неисправности, закончить цикл работы коммутатора и перейти к и. 1 алгоритма.

Условия надежной работы коммутатора следующие.

1. Сумма выходного сопротивления

ЦАП 7, номинала резистора 8 и сопротивления ключа 6 s замкнутом состоянии должна быть как можно ближе к сумме выходного сопротивления датчика, подключенного к аналоговому входу коммутатора, сопротивления в замкнутом состоянии ключей 1 и 5 и номинала входного резистора 3, так как от близости этих сумм сопротивлений зависит точность работы коммутатора в режиме восстановления.

2. Ключи 1, 5. 6 должны быть идентичны по электрическим параметрам.

3. ЦАП 7 должен обеспечивать значения выходного напряжения в диапазоне 0Омакс.

4. Быстродействие элементов коммутатора должно быть таким, чтобы при любой смене кода на выходах блока памяти 10 все сигналы. в коммутаторе, включая аналоговье, приходили в tTBTN зское состояние за время, меньшее периода тактового генератора 12.

5, Суммарное изменение всех входных аналоговых сигналов коммутатора за время цикла его работы должно быть меньше половины величины единицы младшего знача) щего разряда АЦП 9.

6, Погрешность преобразования АЦП 7 должна быть меньше половины величины единицы младшего значащего разряда АЦП 9.

Пункт 5 дан для условия, что коммутатор остается работоспособным, если залипли все входные ключи 1 кроме одного исправного, информацию с которого требуется восстанавливать. Пункты 5, 6 даны для случая погрешности АЦП 9, равной единице младшего значащего разряда. При этом справедлив принятый выше критерий равенства кодов на входах А и В блока 37 сравнения.

При использовании режима восстановления- предлагаемый коммутатор работает как устройство выборки и хранения по характеру выходного сигнала, т.е. он фиксирует на выходе восстановленный аналоговый сигнал, находившийся на требуемой коммутируемой входной цепи в начале выполнения и. 4 алгоритма цикла работы коммутатора.

Таким образом, многоканальный коммутатор аналоговых сигналов позволяет полностью проверить работоспособность всех входных ключей, т,е. определить возникновение в них отказов типа "некоммутация" и "залипание".

Кроме того, устройство сохраняет свою работоспособность с хотя бы одним исправным входным ключом, при отказах типа "эалипание" во всех остальных, что обеспечивает высокую достоверность em функционирования.

Формула изобретения

1. Многоканальный коммутатор аналоговых сигналов, содержащий входные ключи и дешифратор каналов, выходы которого подкл ;очены к соответствующим управляющим входам входных ключей, выходы которых соединены междусобой,отличающийся тем,что, с целью повышения надежности коммутатора за счет организации контроля неисправностей входных ключей, введены входные резисторы, блок тестирования и восстановления, первый и второй дополнительные ключи, цифроаналоговый преобразователь. резистор второго дополнительного ключа и аналогоцифровой преобразователь, причем первые вь воды входных резисторов соединены с аналоговыми входами входных ключей, а вторые выводы подключены к аналоговым входам коммутатора, выходы входных ключей соединены с аналоговым входом первого дополнительного клокоча, выходы с первого по четвертый блока тестирования и восстановления соединены соответственно с входом разрешения работы дешифратора каналов, управляющим входам первого дополнительного ключа, управляющим. входом второго дополнительного ключа и входом пуска преобразования аналого-цифрового преобразователя, пятый и шестой выходы блока тестирования и восстановления являются соответственно выходами ro оа сс и неисправности коммутатора, вход пуска блока тестирования и восстановления является входом пуска коммутатора, первая и вторая группь. выходов блока тестирования и восстановления соединены соответственно с адресными входами дешифратора каналов и с информационными входами цифроаналогового п реоб оазователя, первая группа входов блока тестирования и восстановления соединена с кодовым выходом аналого-цифрового преобразователя, вторая группа входов блока тестирования и восстановления является адресным входом коммутатора, выход первого дополнительного ключа является аналоговым выходом коммутатора и соединен с выходом второго дополнительного ключа и аналоговым входом аналого-цифрового преобразователя, выход цифроаналогового преобразователя соединен с первым выводом резистора второго дополнительного ключа, второй вывод которого соединен с аналоговым входом второго дополнительного ключа, 2. Коммутатор по и. 1, о т л и ч а ю щ и йс я тем, что бло" тестирования и восстановления содержит блок памяти, двоичный счетчик, тактовый генератор, с первого по четвертый триггеры, с первого по шестой регистры, с первого по восьмой элементы задержки, с первого по третий элементы И, первый и второй элементы ИЛИ, арифметика-логическое устройство, блок сравнения и формирователь импульсов, причем группы выходов с первой по третью блока памяти соединены соответственно с входами данных шестого регистра, входами данных параллельной загрузки двоичного счетчика и входами данных второго регистра, выходы с первого по двадцать пятый блока памяти соединены соответственно с входом седьмого элемента задержки, входом разрешения чтения шестого регистра, входом тактирования пятого регистра, входом разйащения чтения пятого регистра, тактовым . .-ьФ

1598149, входом четвертого регистра, входом разрешения чтения четвертого регистра, тактавым входом третьего регистра, входом разрешения чтения третьего регистра, первым управляющим входом блока сравнения, вторым управляющим входом блока сравнения, тактовым входом третьего триггера, тактовым входом четвертого триггера, входом восьмого элемента задержки, входом шестого элемента задержки, входами четвертого и пятого элементов задержки, входом третьего элемента задержки, первым входом первого элемента ИЛИ, первым выходом блока тестирования и восстановления, входом второго элемента задержки, третьим выходом блока тестирования и восстановления, четвертым выходом блока тестирования и восстановления, вторым выходом блока тестирования и восстановления, первым управляющим входом арифметико-логического устройства, вторым управляющим входом арифметико-логического устройства, входы адреса блока памяти соединены с выходами двоичного счетчика, тактовый вход которого соединен с выходом тактового генератора, инверсный вход сброса двоичного счетчика соединен с выходом первого триггера, тактовым входом первого регистра, инверсным входом установки в "1" второго триггера и с входом формироватеяя импульсов, вход разрешения параллельной загрузки двоичного счетчика соединен с выходом второго элемента

ИЛИ, вход данных первого триггера подключен к линии единичного потенциала, тактовый вход первого триггера соединен с инверсным выходом первого элемента задержки, вход которого соединен с вторым входом первого элемента ИЛИ и с входом пуска блока тестирования и восстановления, вход сброса первого триггера соединен с выходом первого элемента ИЛИ, инверсный выход второго триггера соединен с первым входом первого элемента И, вход данных второго триггера соединен с первым выходом блока сравнения и с первым входом третьего элемента И, тактовый вход второго триггера соединен с выходом вось5

45 мого элемента задержки, выход третьего триггера соединен с пятым выходом блока тестирования и восстановления, вход сброса третьего триггера соединен с входом сброса четвертого триггера и выходом формирователя импульсов, входы данных третьего и четвертого триггеров подключены к линии единичного потенциала, шестой выход блока тестирования и восстановления соединен с выходом четвертого триггера, выходы первого регистра соединены с первой группой выходов блока тестирования и восстановления, с второй группой входов которого соединены входы данных первого регистра, тактовый вход второго регистра соединен с выходом второго элемента задержки. выходы второго регистра соединены с второй группой выходов блока тестирования и восстановления, входы данных третьего регистра соединены с входами данных четвертого и пятого регистров и с первой группой входов блока тестирования и восстановления, выходы третьего регистра соединены с выходами четвертого регистра и с первой группой входов данных блока сравнения, выходы пятого регистра соединены с выходами шестого регистра и с группой информационных входов арифметика-логического устройства, тактовый вход шестого регистра соединен с выходом седьмого элемента задержки, выход третьего элемента задержки соединен с первым входом второго элемента ИЛИ, выходчетвертого элемента задержки соединен с вторым входом первого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход пятого элемента задержки соединен с первым входом второго элемента И, выход которого соединен с третьим входом второго элемента ИЛИ, выход шестого элемента задержки соединен с вторым входом третьего элемента И, выход которого соединен с четвертым входом второго элемента ИЛИ, второй вход второго элемента И соединен с вторым выходом блока сравнения, вторая группа входов данных которой соединена с выходами арифметикологического устройства.

1598149

Составитель С.Шевцов

Редактор В.Бугренкова Техред М.Моргентал Корректор С.Шекмар

Заказ 3070 Тираж 670 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР .113035, Москва, Ж 35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101